Mémoire de maîtrise (1998)
Accéder à ce document
Non disponible
Ce document n'est pas archivé dans PolyPublie
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Directeurs ou directrices:
Adresse URL de PolyPublie:
Université/École:
École Polytechnique de Montréal
OAI:
oai:publications.polymtl.ca:29441
ORCID
Date du dépôt:
18 avr. 2023 15:23
Dernière modification:
14 oct. 2026 13:06
Citer en APA 7:
Patenaude, S. (1998). Modélisation de pannes dans les circuits logiques bipolaires en mode courant et méthodes de test adaptées [Mémoire de maîtrise, École Polytechnique de Montréal].
Statistiques
Aucune statistique n'est disponible.
