 | Monter d'un niveau |
Réseau de collaborationCe graphique trace les liens entre tous les collaborateurs des publications de {} figurant sur cette page.
Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.
Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.
Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.
Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.
Lejmi, S., Kaminska, B., & Ayari, B. (avril 1995). Retiming for BIST-sequential circuits [Communication écrite]. 1995 IEEE International Symposium on Circuits and Systems-ISCAS 95, Seattle, WA, USA. Lien externe
Lejmi, S., Kaminska, B., & Ayari, B. (avril 1995). Retiming, resynthesis, and partitioning for the pseudo-exhaustive testing of sequential circuits [Communication écrite]. 13th IEEE VLSI Test Symposium, Princeton, NJ, USA. Lien externe
Lejmi, S. (1995). Synthèse de la testiabilité des circuits séquentiels par la méthode de resynchronisation [Thèse de doctorat, École Polytechnique de Montréal]. Non disponible
Lejmi, S., Kaminska, B., & Ayari, B. (octobre 1995). Synthesis and retiming for the pseudo-exhaustive BIST of synchronous sequential circuits [Communication écrite]. 1995 26th International Test Conference, Washington, DC, USA. Lien externe
Lejmi, S., Kaminska, B., & Wagneur, E. (octobre 1994). Retiming for the global optimization of synchronous sequential circuits [Communication écrite]. IEEE International Conference on Computer Design: VLSI in Computers and Processors, Cambridge, MA, USA. Non disponible
