<  Retour au portail Polytechnique Montréal

Documents dont l'auteur est "Jerraya, Ahmed-Amine"

Monter d'un niveau
Pour citer ou exporter [feed] Atom [feed] RSS 1.0 [feed] RSS 2.0
Grouper par: Auteurs ou autrices | Date de publication | Sous-type de document | Aucun groupement
Aller à : C | G | H | J | K | M | N | S | Y
Nombre de documents: 19

C

Calvez, J.-P., & Nicolescu, G. (2004). Spécification et modélisation des systèmes logiciels/matériels. Dans Jerraya, A.-A., & Nicolescu, G. (édit.), Spécification et validation des systèmes monopuces (p. 19-56). Lien externe

Cesario, W. O., Lyonnard, D., Nicolescu, G., Paviot, Y., Yoo, S., Jerraya, A.-A., Gauthier, L., & Diaz-Nava, M. (2002). Multiprocessor SoC platforms: a component-based design approach. IEEE Design & Test of Computers, 19(6), 52-63. Lien externe

Cesario, W. O., Baghdadi, A., Gauthier, L., Lyonnard, D., Nicolescu, G., Paviot, Y., Yoo, S., Jerraya, A.-A., & Diaz-Nava, M. (juin 2002). Component-based design approach for multicore SoCs [Communication écrite]. 39th annual Design Automation Conference (DAC 2002), New Orleans, LA, USA. Publié dans Proceedings - ACM IEEE Design Automation Conference. Lien externe

Cesario, W. O., Nicolescu, G., Gauthier, L., Lyonnard, D., & Jerraya, A.-A. (2001). Colif: A design representation for application-specific multiprocessor SOCs. IEEE Design & Test of Computers, 18(5), 8-20. Lien externe

Cesario, W. O., Nicolescu, G., Gauthier, L., Lyonnard, D., & Jerraya, A.-A. (juin 2001). Colif: A multilevel design representation for application-specific multiprocessor system-on-chip design [Communication écrite]. International Workshop on Rapid System Prototyping (RSP 2001), Monterey, CA, USA. Lien externe

G

Gerin, P., Yoo, S., Nicolescu, G., & Jerraya, A.-A. (février 2001). Scalable and flexible cosimulation of SoC designs with heterogeneous multi-processor target architectures [Communication écrite]. Asia and South Pacific Design Automation Conference (ASP-DAC 2001), Yokohama, Japan. Lien externe

H

Hessel, F., Coste, P., Le Marrec, P., Zergainoh, N. E., Nicolescu, G., Daveau, J.-M., & Jerraya, A.-A. (2000). Interlanguage Communication Synthesis for Heterogeneous Specifications. Design Automation for Embedded Systems, 5(3-4), 223-236. Lien externe

Hessel, F., Coste, P., Nicolescu, G., LeMarrec, P., Zergainoh, N. E., & Jerraya, A.-A. (septembre 2000). Multi-level communication synthesis of heterogeneous multilanguage specification [Communication écrite]. International Conference on Computer Design (ICCD 2000), Austin, TX, USA. Lien externe

J

Jerraya, A.-A., & Nicolescu, G. (2004). Méthodes de validation pour systèmes hétérogènes. Dans Spécification et validation des systèmes monopuces (p. 57-100). Lien externe

Jerraya, A.-A., Nicolescu, G., & Yoo, S. (2004). Modèle de simulation pour logiciel et systèmes d'exploitation enfouis. Dans Spécification et validation des systèmes monopuces (p. 101-120). Lien externe

Jerraya, A.-A., Baghdadi, A., Cesario, W. O., Gauthier, L., Lyonnard, D., Nicolescu, G., Paviot, Y., & Yoo, S. (2002). Application-specific multiprocessor Systems-on-Chip. Microelectronics Journal, 33(11), 891-898. Lien externe

K

Kriaa, L., Youssef, W., Nicolescu, G., Martínez-Chapa, S. O., Levitan, S. P., Martínez, J. A., Kurzweg, T. P., Jerraya, A.-A., & Courtois, B. (mars 2002). SystemC-based cosimulation for global validation of MOEMS [Communication écrite]. Symposium on Design, Test, Integration, and Packaging of MEMS/MOEMS, Cannes-Mandelieu, France. Publié dans Proceedings of SPIE, the International Society for Optical Engineering, 4755. Lien externe

M

Mir, S., Charlot, B., Nicolescu, G., Coste, P., Parrain, F., Zergainoh, N. E., Courtois, B., Jerraya, A.-A., & Rencz, M. (mars 2000). Towards design and validation of mixed-technology SOCs [Communication écrite]. Great Lakes Symposium on VLSI (GLSVLSI 2000), Chicago, IL, USA. Lien externe

N

Nicolescu, G., Yoo, S., & Jerraya, A.-A. (mars 2001). Mixed-level cosimulation for fine gradual refinement of communication in SoC design [Communication écrite]. Design, Automation and Test in Europe Conference and Exhibition (DATE 2001), Munich, Germany. Lien externe

Nicolescu, G., Yoo, S., Bouchhima, A., & Jerraya, A.-A. (octobre 2002). Validation in a component-based design flow for multicore SoCs [Communication écrite]. 15th international symposium on System Synthesis (ISSS 2002), Kyoto, Japan. Lien externe

S

Svarstad, K., Nicolescu, G., & Jerraya, A.-A. (mars 2001). A model for describing communication between aggregate objects in the specification and design of embedded systems [Communication écrite]. Design, Automation and Test in Europe Conference and Exhibition (DATE 2001), Munich, Germany. Lien externe

Svarstad, K., Ben-Fredj, N., Nicolescu, G., & Jerraya, A.-A. (février 2001). A higher level system communication model for object-oriented specification and design of embedded systems [Communication écrite]. Asia and South Pacific Design Automation Conference (ASP-DAC 2001), Yokohama, Japan. Lien externe

Y

Yoo, S., Nicolescu, G., Gauthier, L., & Jerraya, A.-A. (novembre 2001). Fast timed cosimulation of HW/SW implementation of embedded multiprocessor SoC communication [Communication écrite]. 6th International High-Level Design Validation and Test Workshop, Monterey, CA, USA. Lien externe

Yoo, S., Nicolescu, G., Lyonnard, D., Baghdadi, A., & Jerraya, A.-A. (avril 2001). A generic wrapper architecture for multi-processor SoC cosimulation and design [Communication écrite]. 9th international symposium on Hardware/software codesign (CODES 2021), Copenhagen, Denmark. Lien externe

Liste produite: Thu May 7 05:24:17 2026 EDT.