Methods for FPGA-based real-time simulation of fast transients in power electronics systems and fault locating applications

La simulation en temps réel avec matériel dans la boucle est une méthode utilisée pour évaluer et vérifier les performances des systèmes de contrôle ou de protection des réseaux électriques durant les phases initiales de leur conception. Ce type de tests sont préférés aux tests de laboratoire conventionnels principalement pour les raisons suivantes: premièrement, le système ciblé peut être testé avant la fabrication des dispositifs ; deuxièmement, l'ensemble de l'installation, à l'exception du matériel testé, est simulée numériquement au même rythme que l'installation physique réelle. Les tests avec matériel dans la boucle permettent de réduire les coûts, augmentent la couverture de test et permettent de tester sans risque l'équipement dans des conditions extrêmes du réseau. Les tests avec matériel dans la boucle impliquent une plate-forme matérielle de traitement qui est responsable de la résolution des équations discrétisées dans le domaine temporel qui, en cas de transitoires rapides, doit exécuter la simulation avec un pas de temps inférieur à la microseconde. Pour atteindre ces petits pas de temps, les FPGA (Field-Programmable Gate Arrays) sont la plate-forme matérielle de traitement de choix, principalement en raison de son parallélisme élevé, de sa puissance de calcul et des entrées/sorties à faible latence qu'elle offre. Mais de nombreux défis se posent dans cette pratique que cette thèse tente de clairement identifier, caractériser et de régler. Le premier thème traité par cette thèse est celui des convertisseurs à commutation rapide. Les progrès de la technologie des semi-conducteurs permettent d'augmenter l'efficacité et la densité de puissance des convertisseurs électroniques de puissance modernes en les faisant fonctionner à haute fréquence de commutation, c'est-à-dire jusqu'à plusieurs centaines de kHz. Cette tendance, cependant, pose certains défis à la simulation en temps réel basée sur FPGA, principalement attribués aux ressources mémoire limitées de ces dispositifs et à la nécessité d'effectuer des calculs coûteux dans un très petit pas de temps. Ce défi est d'autant plus critique lorsque le réseau simulé comporte plusieurs convertisseurs de puissance. Cette thèse propose une nouvelle méthode de simulation des convertisseurs de puissance qui permet de simuler des cas de commutation rapide avec une grande précision et un petit pas de calcul. La méthode proposée construit une sorte de cartographie reliant les variables d'état du réseau et les combinaisons de commutateurs, de sorte à produire une solution non itérative exacte aux équations du réseau.

Abstract

Real-time simulation (RTS) and hardware-in-the-loop (HIL) testing are employed to evaluate and verify the performance of control and protection systems at the early stage of their design. The HIL testing is preferred over conventional laboratory tests mainly for the following reasons: first, the targeted system can be tested before the actual plant is built; second, the whole plant except for the hardware under test is digitally simulated at the same rate as the actual physical plant. Moreover, HIL test lowers costs, increases test coverage, and provides availability to test under extreme conditions of network in a de-risked environment. The HIL testing involves a hardware processing platform which is responsible for solving the discretized equations in the time domain and, in the presence of fast transients, it should run the simulation with a sub-microsecond time-step. To achieve such small time-steps, FPGAs (Field-Programmable Gate Arrays) are the hardware processing platform of choice, primarily due to their high parallelism, computing power, and low latency I/Os. However, many challenges arise in this practice and this thesis attempts to clearly identify, characterize, and address them. The first subject dealt with in this thesis is the real-time simulation of fast switching converters. Advances in semiconductor technology allow the increase of the efficiency and power density of modern power electronic converters by enabling them to operate at high switching frequencies, i.e., up to several hundred kHz. This trend, however, poses some challenges to FPGA-based realtime simulation, primarily attributed to the limited memory resources of these devices and the need to perform heavy calculations in a very small time-step. This challenge becomes more convoluted when network under simulation includes multiple power converters, e.g., onboard power system. This thesis proposes a new method of simulating power converters which enables accurate simulation of high switching frequency converters with small time-step. The proposed method proceeds by building a map between network state variables and switch status providing an exact non-iterative solution to network equations. For networks including multiple power converters, the proposed method is combined with network partitioning techniques to increase its scalability.