A Strength Pareto Evolutionary Algorithm for Optimizing System-On-Chip Test Schedules

Wissam Marrouche, Rana Farah, Haidar M. Harmanani

Article de revue (2018)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Adresse URL de PolyPublie:
Titre de la revue :
International Journal of Computational Intelligence and Applications ( vol. 17 , no 02 )
Maison d'édition:
Imperial College Press
OAI:
oai:publications.polymtl.ca:61470
ORCID
Date du dépôt:
18 déc. 2024 14:31
Dernière modification:
14 oct. 2026 14:22
Citer en APA 7:
Marrouche, W., Farah, R., & Harmanani, H. M. (2018). A Strength Pareto Evolutionary Algorithm for Optimizing System-On-Chip Test Schedules. International Journal of Computational Intelligence and Applications, 17(02), -1850010. https://doi.org/10.1142/s1469026818500104

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document