Wissam Marrouche, Rana Farah et Haidar M. Harmanani
Article de revue (2018)
Un lien externe est disponible pour ce document
| Département: | Département de génie informatique et génie logiciel |
|---|---|
| URL de PolyPublie: | https://publications.polymtl.ca/61470/ |
| Titre de la revue: | International Journal of Computational Intelligence and Applications (vol. 17, no 02) |
| Maison d'édition: | Imperial College Press |
| DOI: | 10.1142/s1469026818500104 |
| URL officielle: | https://doi.org/10.1142/s1469026818500104 |
| Date du dépôt: | 18 déc. 2024 14:31 |
| Dernière modification: | 18 déc. 2024 14:31 |
| Citer en APA 7: | Marrouche, W., Farah, R., & Harmanani, H. M. (2018). A Strength Pareto Evolutionary Algorithm for Optimizing System-On-Chip Test Schedules. International Journal of Computational Intelligence and Applications, 17(02), -1850010. https://doi.org/10.1142/s1469026818500104 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
