Parisa Mashreghi-Moghadam, Tarek Ould-Bachir
et Yvon Savaria
Communication écrite (2023)
Un lien externe est disponible pour ce document
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
|---|---|
| URL de PolyPublie: | https://publications.polymtl.ca/54760/ |
| Nom de la conférence: | 2023 IEEE International Symposium on Circuits and Systems (ISCAS 2023) |
| Lieu de la conférence: | Monterey, CA, USA |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/iscas46773.2023.10182176 |
| URL officielle: | https://doi.org/10.1109/iscas46773.2023.10182176 |
| Date du dépôt: | 28 août 2023 10:22 |
| Dernière modification: | 25 sept. 2024 16:46 |
| Citer en APA 7: | Mashreghi-Moghadam, P., Ould-Bachir, T., & Savaria, Y. An Area-efficient Memory-based Architecture for P4-programmable Streaming Parsers in FPGAs [Communication écrite]. 2023 IEEE International Symposium on Circuits and Systems (ISCAS 2023), Monterey, CA, USA (5 pages). https://doi.org/10.1109/iscas46773.2023.10182176 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
