Modeling and Energy Optimization of LDPC Decoder Circuits With Timing Violations

François Leduc-Primeau, Frank R. Kschischang, Warren J. Gross

Article de revue (2018)

Document publié alors que les auteurs ou autrices n'étaient pas affiliés à Polytechnique Montréal

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Unité de recherche:
GR2M - Groupe de recherche en microélectronique et microsystèmes
Adresse URL de PolyPublie:
https://publications.polymtl.ca/41654/
Titre de la revue :
IEEE Transactions on Communications ( vol. 66 , no 3 )
Maison d'édition:
IEEE
DOI:
10.1109/tcomm.2017.2778247
URL officielle:
https://doi.org/10.1109/tcomm.2017.2778247
OAI:
oai:publications.polymtl.ca:41654
ORCID
Date du dépôt:
18 avr. 2023 15:03
Dernière modification:
14 oct. 2026 13:52
Citer en APA 7:
Leduc-Primeau, F., Kschischang, F. R., & Gross, W. J. (2018). Modeling and Energy Optimization of LDPC Decoder Circuits With Timing Violations. IEEE Transactions on Communications, 66(3), 932-946. https://doi.org/10.1109/tcomm.2017.2778247

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document