Low latency solver for linear equation systems in floating point arithmetic

Jean Pierre David

Communication écrite (2015)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
ISBN:
9781468394062
Adresse URL de PolyPublie:
Nom de la conférence:
International Conference on Reconfigurable Computing and FPGAs (ReConFig 2015)
Lieu de la conférence:
Mexico City, Mexico
Date(s) de la conférence:
2015-12-07 - 2015-12-09
Maison d'édition:
IEEE
OAI:
oai:publications.polymtl.ca:34775
ORCID
Date du dépôt:
18 avr. 2023 15:06
Dernière modification:
08 oct. 2026 17:47
Citer en APA 7:
David, J. P. (décembre 2015). Low latency solver for linear equation systems in floating point arithmetic [Communication écrite]. International Conference on Reconfigurable Computing and FPGAs (ReConFig 2015), Mexico City, Mexico (7 pages). https://doi.org/10.1109/reconfig.2015.7393326

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document