Nacer-Eddine Belabbes, Alexandre J. Guterman, Yvon Savaria
, Michel Dagenais
Article de revue (1996)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Adresse URL de PolyPublie:
Titre de la revue
:
IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications
(
vol.
43
,
no
2
)
Maison d'édition:
IEEE
DOI:
URL officielle:
OAI:
oai:publications.polymtl.ca:31524
ORCID
Date du dépôt:
18 avr. 2023 15:24
Dernière modification:
14 oct. 2026 13:18
Citer en APA 7:
Belabbes, N.-E., Guterman, A. J., Savaria, Y., & Dagenais, M. (1996). Ratioed voter circuit for testing and fault-tolerance in VLSI processing arrays. IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, 43(2), 143-152. https://doi.org/10.1109/81.486436
Statistiques
Dimensions
