Mémoire de maîtrise (1998)
Ce document n'est pas archivé dans PolyPublie
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| Directeurs ou directrices: |
Yvon Savaria
|
| URL de PolyPublie: | https://publications.polymtl.ca/29441/ |
| Université/École: | École Polytechnique de Montréal |
| Date du dépôt: | 18 avr. 2023 15:23 |
| Dernière modification: | 05 avr. 2024 11:18 |
| Citer en APA 7: | Patenaude, S. (1998). Modélisation de pannes dans les circuits logiques bipolaires en mode courant et méthodes de test adaptées [Mémoire de maîtrise, École Polytechnique de Montréal]. |
|---|---|
Statistiques
Aucune statistique n'est disponible.
Actions réservées au personnel
|
Afficher document |
