Self-sorting radix-2 FFT on FPGAs using parallel pipelined distributed arithmetic blocks

M. Shaditalab, Guy Bois, Mohamad Sawan, K. L. Pocek, J. M. Arnold

Communication écrite (1998)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Renseignements supplémentaires:
Nom historique du département: Département de génie électrique et de génie informatique
Département:
Département de génie électrique
Département de génie informatique et génie logiciel
ISBN:
0818689005
Adresse URL de PolyPublie:
https://publications.polymtl.ca/29332/
Nom de la conférence:
IEEE Symposium on FPGAs for Custom Computing Machines
Lieu de la conférence:
Napa Valley, CA
Date(s) de la conférence:
1998-04-15 - 1998-04-17
Maison d'édition:
IEEE Comput. Soc
DOI:
10.1109/fpga.1998.707943
URL officielle:
https://doi.org/10.1109/fpga.1998.707943
OAI:
oai:publications.polymtl.ca:29332
ORCID
Date du dépôt:
18 avr. 2023 15:23
Dernière modification:
14 oct. 2026 13:06
Citer en APA 7:
Shaditalab, M., Bois, G., Sawan, M., Pocek, K. L., & Arnold, J. M. (avril 1998). Self-sorting radix-2 FFT on FPGAs using parallel pipelined distributed arithmetic blocks [Communication écrite]. IEEE Symposium on FPGAs for Custom Computing Machines, Napa Valley, CA. https://doi.org/10.1109/fpga.1998.707943

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document