M. Shaditalab, Guy Bois
, Mohamad Sawan, K. L. Pocek et J. M. Arnold
Communication écrite (1998)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/29332/ |
| Nom de la conférence: | IEEE Symposium on FPGAs for Custom Computing Machines |
| Lieu de la conférence: | Napa Valley, CA |
| Date(s) de la conférence: | 1998-04-15 - 1998-04-17 |
| Maison d'édition: | IEEE Comput. Soc |
| DOI: | 10.1109/fpga.1998.707943 |
| URL officielle: | https://doi.org/10.1109/fpga.1998.707943 |
| Date du dépôt: | 18 avr. 2023 15:23 |
| Dernière modification: | 05 avr. 2024 11:18 |
| Citer en APA 7: | Shaditalab, M., Bois, G., Sawan, M., Pocek, K. L., & Arnold, J. M. (avril 1998). Self-sorting radix-2 FFT on FPGAs using parallel pipelined distributed arithmetic blocks [Communication écrite]. IEEE Symposium on FPGAs for Custom Computing Machines, Napa Valley, CA. https://doi.org/10.1109/fpga.1998.707943 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
