<  Retour au portail Polytechnique Montréal

A methodology for validating digital circuits with mutation testing

P. Vado, Yvon Savaria, Y. Zoccarato et C. Robach

Communication écrite (2000)

Un lien externe est disponible pour ce document
Renseignements supplémentaires: Nom historique du département: Département de génie électrique et de génie informatique
Département: Département de génie électrique
Département de génie informatique et génie logiciel
URL de PolyPublie: https://publications.polymtl.ca/27772/
Nom de la conférence: IEEE International Symposium on Circuits and Systems (ISCAS 2000)
Lieu de la conférence: Geneva, Switzerland
Date(s) de la conférence: 2000-05-28 - 2000-05-31
Maison d'édition: Presses Polytech. Univ. Romandes
DOI: 10.1109/iscas.2000.857100
URL officielle: https://doi.org/10.1109/iscas.2000.857100
Date du dépôt: 18 avr. 2023 15:22
Dernière modification: 05 avr. 2024 11:15
Citer en APA 7: Vado, P., Savaria, Y., Zoccarato, Y., & Robach, C. (mai 2000). A methodology for validating digital circuits with mutation testing [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2000), Geneva, Switzerland. https://doi.org/10.1109/iscas.2000.857100

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document