Microfabrication de tranchées d'isolement et de trous d'interconnexion à travers le silicium (TSV) pour l'amélioration de photomultiplicateurs de silicium(SiPM)

Le projet exposé dans ce mémoire de maîtrise constitue le tout premier pas vers l'intégration 3D pour la compagnie Excelitas, qui investit dans la production, la recherche et le développement de produits optoélectroniques. L'objectif du projet consiste à développer et tester un procédé de microfabrication dans la salle blanche d'Excelitas pour : la formation par DRIE (gravure ionique réactive profonde) de tranchées et de TSV (trous d'interconnexion à travers le silicium) de facteur de forme élevé, leur oxydation, leur remplissage par du polysilicium et la planarisation de ce polysilicium par RIE (gravure ionique réactive). Un tel procédé a été élaboré dans un premier temps pour améliorer les SiPM (photomultiplicateur de silicium) d'Excelitas, mais son utilisation pourra éventuellement s'étendre vers d'autres produits de la compagnie. Les tranchées et les TSV (de type « via-first ») sont formés par DRIE avant les étapes FEOL (« Front-End-Of-Line ») avec des masques de photorésine positive. Les tranchées constituent la première structure formée (par DRIE). Elles sont verticales, de dimensions et entourent chaque cellule de SiPM. Les TSV sont formés au milieu de ces cellules. Leur design comprend une partie cylindrique ( ) et une partie prismatique à base carrée ( ). Pour ce faire, la partie cylindrique est d'abord formée par DRIE. Les dimensions obtenues sont alors , soit un facteur de forme d'environ 14. Ensuite, la partie prismatique à base carrée est formée, aussi par DRIE, de l'autre côté des tranches. Leur gravure s'arrête automatiquement grâce à une technique de détection de fin d'attaque par fuite d'hélium (He-LEPD) lorsque la partie prismatique rejoint la partie cylindrique. L'oxydation des structures (tranchées et TSV) est effectuée dans un tube d'oxydation pour faire croître 540 nm de SiO2. Le polysilicium est ensuite déposé dans les structures par LPCVD (dépôt chimique en phase vapeur à basse pression), puis aplani par RIE des deux côtés des tranches de silicium. Ce polysilicium sert à préparer les tranches pour les étapes subséquentes de BEOL (« Back-End-Of-Line »), qui incluent la formation des lignes de résistance et de conduction électriques. Ce mémoire expose les résultats obtenus de la formation des tranchées et des TSV, ainsi que quelques défis qui ont dû être surmontés pour y arriver. Des étapes suivantes au projet sont finalement suggérées en vue de l'intégration de ces structures dans les produits d'Excelitas.

Abstract

The project exposed in this master thesis constitutes the first step into 3D integration by the company Excelitas, that invests in production, research and development of optoelectronic devices. The main goal of the project is to develop and test a microfabrication process in the clean room of Excelitas for: the formation by DRIE (deep reactive ion etching) of trenches and high aspect ratio TSV (through-silicon vias), their oxidation, their polysilicon filling and the planarization of that polysilicon by RIE (reactive ion etching). Such a process has been established at first to improve Excelitas' SiPM (silicon photomultiplier), but its use could eventually extend to other products of the company. The trenches and the TSV (of type ―via-first‖) are formed by DRIE before the FEOL (―Front-End-Of-Line‖) steps with positive photoresist masks. The trenches constitute the first formed structure (by DRIE). They are vertical, of dimensions and surround each cell of the SiPM. The TSV are formed in the center of those cells. Their design includes a cylindrical part ( ) and a prismatic square-based part ( ). In order to do so, the cylindrical part is first formed by DRIE. The achieved dimensions are then , that to say an aspect ratio of about 14. Next, the prismatic part is formed, also by DRIE, on the other side of the wafers. Their etching automatically stops thanks to an end point detection technic using helium leakage when the prismatic part meets the cylindrical part. The oxidation of the structures (trenches and TSV) is done in an oxidation tube to grow 540 nm of SiO2. The polysilicon is deposited afterward into the structures by LPCVD (low pressure chemical vapor deposition) and then planarized by RIE on both sides of the silicon wafers. The polysilicon is used to prepare wafers for the subsequent BEOL (―Back-End-Of-Line‖) steps, which include the formation of electrical resistance and conduction lines. This thesis exposes the results obtained from the formation of the trenches and the TSV, as well as some challenges that had to be overcome for the accomplishment. Some project's next steps are finally suggested in order to integrate those structures into the products of Excelitas.