Nasreddine Hireche, J. M. Pierre Langlois
, Gabriela Nicolescu
Communication écrite (2007)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Département:
ISBN:
1424411645
Adresse URL de PolyPublie:
Nom de la conférence:
IEEE Northeast Workshop on Circuits and Systems (NEWCAS 2007)
Lieu de la conférence:
Montréal, Québec
Date(s) de la conférence:
2007-08-05 - 2007-08-08
Maison d'édition:
Institute of Electrical and Electronics Engineers
URL officielle:
OAI:
oai:publications.polymtl.ca:21864
ORCID
Date du dépôt:
18 avr. 2023 15:16
Dernière modification:
14 oct. 2026 12:54
Citer en APA 7:
Hireche, N., Langlois, J. M. P., & Nicolescu, G. (août 2007). A systolic array for sequence comparison based on two logic levels processing element [Communication écrite]. IEEE Northeast Workshop on Circuits and Systems (NEWCAS 2007), Montréal, Québec. https://doi.org/10.1109/newcas.2007.4487953
Statistiques
Dimensions
