Nasreddine Hireche, J. M. Pierre Langlois
et Gabriela Nicolescu
Communication écrite (2007)
Un lien externe est disponible pour ce document
| Département: | Département de génie informatique et génie logiciel |
|---|---|
| URL de PolyPublie: | https://publications.polymtl.ca/21864/ |
| Nom de la conférence: | IEEE Northeast Workshop on Circuits and Systems (NEWCAS 2007) |
| Lieu de la conférence: | Montréal, Québec |
| Date(s) de la conférence: | 2007-08-05 - 2007-08-08 |
| Maison d'édition: | Institute of Electrical and Electronics Engineers |
| DOI: | 10.1109/newcas.2007.4487953 |
| URL officielle: | https://doi.org/10.1109/newcas.2007.4487953 |
| Date du dépôt: | 18 avr. 2023 15:16 |
| Dernière modification: | 25 sept. 2024 16:00 |
| Citer en APA 7: | Hireche, N., Langlois, J. M. P., & Nicolescu, G. (août 2007). A systolic array for sequence comparison based on two logic levels processing element [Communication écrite]. IEEE Northeast Workshop on Circuits and Systems (NEWCAS 2007), Montréal, Québec. https://doi.org/10.1109/newcas.2007.4487953 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
