Falah R. Awwad, Mohamed Nekili, Venkatanarayama Ramachandran et Mohamad Sawan
Article de revue (2008)
Un lien externe est disponible pour ce document
| Département: | Département de génie électrique |
|---|---|
| Centre de recherche: | Polystim - Laboratoire de neurotechnologie |
| URL de PolyPublie: | https://publications.polymtl.ca/21165/ |
| Titre de la revue: | IEEE Transactions on Circuits and Systems I: Regular Papers (vol. 55, no 1) |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/tcsi.2007.910538 |
| URL officielle: | https://doi.org/10.1109/tcsi.2007.910538 |
| Date du dépôt: | 18 avr. 2023 15:15 |
| Dernière modification: | 08 avr. 2025 02:08 |
| Citer en APA 7: | Awwad, F. R., Nekili, M., Ramachandran, V., & Sawan, M. (2008). On modeling of parallel repeater-insertion methodologies for SoC interconnects. IEEE Transactions on Circuits and Systems I: Regular Papers, 55(1), 322-335. https://doi.org/10.1109/tcsi.2007.910538 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
