A novel 10 ps resolution TDC architecture implemented in a 130nm process FPGA

M. Daigneault, Jean Pierre David

Communication écrite (2010)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie électrique
Unité de recherche:
GR2M - Groupe de recherche en microélectronique et microsystèmes
ISBN:
9781424468058
Adresse URL de PolyPublie:
https://publications.polymtl.ca/18446/
Nom de la conférence:
8th IEEE International NEWCAS Conference (NEWCAS 2010)
Lieu de la conférence:
Montréal, Québec
Date(s) de la conférence:
2010-06-20 - 2010-06-23
Maison d'édition:
IEEE
DOI:
10.1109/newcas.2010.5603945
URL officielle:
https://doi.org/10.1109/newcas.2010.5603945
OAI:
oai:publications.polymtl.ca:18446
ORCID
Date du dépôt:
18 avr. 2023 15:13
Dernière modification:
14 oct. 2026 11:21
Citer en APA 7:
Daigneault, M., & David, J. P. (juin 2010). A novel 10 ps resolution TDC architecture implemented in a 130nm process FPGA [Communication écrite]. 8th IEEE International NEWCAS Conference (NEWCAS 2010), Montréal, Québec. https://doi.org/10.1109/newcas.2010.5603945

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document