M. S. Njinowa, H. T. Bui et François-Raymond Boyer
Communication écrite (2010)
Un lien externe est disponible pour ce document
| Département: | Département de génie informatique et génie logiciel |
|---|---|
| Centre de recherche: | GR2M - Groupe de recherche en microélectronique et microsystèmes |
| URL de PolyPublie: | https://publications.polymtl.ca/17818/ |
| Nom de la conférence: | IEEE International Symposium on Circuits and Systems. ISCAS 2010 |
| Lieu de la conférence: | Paris, France |
| Date(s) de la conférence: | 2010-05-30 - 2010-06-02 |
| Maison d'édition: | Institute of Electrical and Electronics Engineers |
| DOI: | 10.1109/iscas.2010.5537254 |
| URL officielle: | https://doi.org/10.1109/iscas.2010.5537254 |
| Date du dépôt: | 18 avr. 2023 15:13 |
| Dernière modification: | 05 avr. 2024 10:59 |
| Citer en APA 7: | Njinowa, M. S., Bui, H. T., & Boyer, F.-R. (mai 2010). Peak-to-peak jitter reduction technique for the Free-Running Period Synthesizer (FRPS) [Communication écrite]. IEEE International Symposium on Circuits and Systems. ISCAS 2010, Paris, France. https://doi.org/10.1109/iscas.2010.5537254 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
