 | Monter d'un niveau |
Belabbes, N.-E., Guterman, A. J., Savaria, Y., & Dagenais, M. (1996). Ratioed voter circuit for testing and fault-tolerance in VLSI processing arrays. IEEE Transactions on Circuits and Systems I: Fundamental Theory and Applications, 43(2), 143-152. Lien externe
Blaquiere, Y., Dagenais, M., & Savaria, Y. (1996). Timing analysis speed-up using a hierarchical and a multimode approach. IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems, 15(2), 244-255. Lien externe
Poirier, B., & Dagenais, M. (juillet 1996). Outils d'extraction et de reconnaissance de la structure de documents [Communication écrite]. 4e Colloque national sur l'écrit et le document, Nantes, France. Non disponible
