 | Monter d'un niveau |
Réseau de collaborationCe graphique trace les liens entre tous les collaborateurs des publications de {} figurant sur cette page.
Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.
Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.
Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.
Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.
Soualhia, M., Khomh, F., & Tahar, S. (septembre 2021). Failure analysis of hadoop schedulers using an integration of model checking and simulation [Communication écrite]. 9th International Symposium on Symbolic Computation in Software Science (SCSS 2021). Lien externe
Soualhia, M., Khomh, F., & Tahar, S. (2020). A Dynamic and Failure-aware Task Scheduling Framework for Hadoop. IEEE Transactions on Cloud Computing, 8(2), 553-569. Lien externe
Soualhia, M., Khomh, F., & Tahar, S. (2017). Task Scheduling in Big Data Platforms: A Systematic Literature Review. Journal of Systems and Software, 134(Supplement), 170-189. Lien externe
Barkaoui, K., Boucheneb, H., Mili, A., & Tahar, S. (août 2017). Verification and evaluation of computer and communication systems [Communication écrite]. 11th International Conference on Verification and Evaluation of Computer and Communication Systems (VECoS 2017), Montréal, Québec. Lien externe
Soualhia, M., Khomh, F., & Tahar, S. (2015). ATLAS: a failure-aware scheduler for Hadoop. (Rapport technique). Lien externe
Soualhia, M., Khomh, F., & Tahar, S. (août 2015). Predicting scheduling failures in the cloud: A case study with google clusters and hadoop on Amazon EMR [Communication écrite]. 17th IEEE International Conference on High Performance Computing and Communications, IEEE 7th International Symposium on Cyberspace Safety and Security and IEEE 12th International Conference on Embedded Software and Systems (HPCC-ICESS-CSS 2015), New York, NY, United states. Lien externe
Cheikh, T. L. B., Aguiar, A., Tahar, S., & Nicolescu, G. (2015). Tuning framework for stencil computation in heterogeneous parallel platforms. Journal of Supercomputing, 72(2), 468-502. Lien externe
Cheikh, T. L. B., Beltrame, G., Nicolescu, G., Cheriet, F., & Tahar, S. (juin 2012). Parallelization strategies of the canny edge detector for multi-core CPUs and many-core GPUs [Communication écrite]. 10th IEEE International New Circuits and Systems Conference (NEWCAS 2012), Montréal, Québec. Lien externe
Zaki, M. H., Denman, W., Tahar, S., & Bois, G. (2009). Integrating abstraction techniques for formal verification of analog designs. Journal of Aerospace Computing, Information and Communication, 6(5), 373-392. Lien externe
Dong, Z. J., Zaki, M. H., Sammane, G. A., Tahar, S., & Bois, G. (décembre 2007). Checking properties of PLL designs using run-time verification [Communication écrite]. International Conference on Microelectronics (ICM 2007), Cairo, Egypt (4 pages). Lien externe
Zaki, M. H., Al-Sammane, G., Tahar, S., & Bois, G. (novembre 2007). Combining Symbolic Simulation and Interval Arithmetic for the Verification of AMS Designs [Communication écrite]. Formal Methods in Computer Aided Design (FMCAD 2007), Austin, TX, USA (9 pages). Lien externe
Al Sammane, G., Zaki, M. H., Tahar, S., & Bois, G. (août 2007). Constraint-based verification of delta-sigma modulators using interval analysis [Communication écrite]. 50th Midwest Symposium on Circuits and Systems (MWSCAS 2007), Montreal, Qc, Canada (4 pages). Lien externe
