Documents dont l'auteur est "Luinaud, Thomas"

L

Luinaud, T. (2022). Optimisation de la compilation de déparseurs pour processeurs réseau implémentés sur FPGA [Thèse de doctorat, Polytechnique Montréal]. Disponible

Luinaud, T., Langlois, J. M. P., & Savaria, Y. (2022). Symbolic analysis for data plane programs specialization. ACM Transactions on Architecture and Code Optimization, 20(1), 1-21. Lien externe

Luinaud, T., Santiago da Silva, J., Langlois, J. M. P., & Savaria, Y. (février 2021). Design Principles for Packet Deparsers on FPGAs [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2021) (7 pages). Disponible

Luinaud, T., Stimpfling, T., Santiago da Silva, J., Savaria, Y., & Langlois, J. M. P. (mai 2020). Bridging the gap: FPGAs as programmable switches [Communication écrite]. 21st IEEE International Conference on High Performance Switching and Routing (HPSR 2020) (7 pages). Lien externe

Luinaud, T., Stimpfling, T., Santiago Da Silva, J., Savaria, Y., & Langlois, J. M. P. (février 2020). Unleashing the Power of FPGAs as Programmable Switches [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2020), Seaside, CA, USA (1 page). Lien externe

Luinaud, T. (2017). Algorithmes et architectures pour l'implémentation de la détection d'expressions régulières [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

Luinaud, T., Savaria, Y., & Langlois, J. M. P. (mai 2017). An FPGA Coarse Grained Intermediate Fabric for Regular Expression Search [Communication écrite]. Great Lakes Symposium on VLSI (GLSVLSI 2017), Banff, Alberta. Lien externe

Luinaud, T., Savaria, Y., & Langlois, J. M. P. (février 2017). An FPGA Overlay Architecture for Cost Effective Regular Expression Search (Abstract Only) [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2017), Monterey, California. Lien externe

S

Su, M., David, J. P., Savaria, Y., Pontikakis, B., & Luinaud, T. (mai 2022). An FPGA-based HW/SW Co-Verification Environment for Programmable Network Devices [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2022), Austin, TX, USA. Lien externe