Monter d'un niveau |
Calbaza, D. E. (2002). Analyse et conception des circuits de synthèse numérique d'horloges [Thèse de doctorat, École Polytechnique de Montréal]. Disponible
Calbaza, D. E., & Savaria, Y. (janvier 2000). Jitter model of direct digital synthesis clock generators [Communication écrite]. TCAS-I 2000. Non disponible
Calbaza, D. E., & Savaria, Y. (mai 1999). Jitter model of direct digital synthesis clock generators [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 1999), Orlando, FL, USA. Lien externe