 | Monter d'un niveau |
Réseau de collaborationCe graphique trace les liens entre tous les collaborateurs des publications de {} figurant sur cette page.
Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.
Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.
Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.
Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.
Anwar, H. (2016). A Probabilistically Analyzable Cache to Estimate Timing Bounds [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible
Dytckov, S., Daneshtalab, M., Ebrahimi, M., Anwar, H., Plosila, J., & Tenhunen, H. (août 2014). Efficient STDP Micro-Architecture for Silicon Spiking Neural Networks [Communication écrite]. 2014 17th Euromicro Conference on Digital System Design (DSD), Verona, Italy. Lien externe
Anwar, H., Jafri, S., Dytckov, S., Daneshtalab, M., Ebrahimi, M., Plosila, J., Beltrame, G., & Tenhunen, H. (juin 2014). Exploring Spiking Neural Network on Coarse-Grain Reconfigurable Architectures [Communication écrite]. 2nd ACM International Workshop on Manycore Embedded Systems (MES 2014), Minneapolis, MN, USA. Lien externe
Anwar, H., Daneshtalab, M., Ebrahimi, M., Plosila, J., Tenhunen, H., Dytckov, S., & Beltrame, G. (août 2014). Parameterized AES-Based Crypto Processor for FPGAs [Communication écrite]. 2014 17th Euromicro Conference on Digital System Design (DSD), Verona, Italy. Lien externe
