Documents dont le directeur de recherche est "Kaminska, Bozena"

A

Arabi, K. (1997). Conception pour la testabilité des systèmes biomédicaux implantables [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Abderrahman, A. (1997). Génération de tests robustes pour les circuits analogiques linéaires [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Ayari, B. (1996). Génération de vecteurs de test pour les circuits combinatoires, séquentiels et mixtes basée sur le OBDD [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Abou-Rida, S. (1995). Développement d'un modèle de simulation de convertisseurs directs pour spice [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible

Aourid, S. M. (1995). Synthèse de réseaux de neurones artificiels pour résoudre des problèmes d'optimisation NP-complets applications en VLSI [Thèse de doctorat, École Polytechnique de Montréal]. Non disponible

Abderrahman, A. (1994). Estimation du bruit engendré par la commutation simultanée dans les circuits combinatoires CMOS statiques [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible

Assi, A. (1994). Protocoles de communication : modélisation en VHDL (VHSIC Hardware Description Language) pour la synthèse de haut niveau [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible

B

Boubezari, S. (1998). Analyse de testabilité au niveau transfert de registres [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Ben Hamida, N. (1996). Génération de vecteurs de test pour les circuits mixtes [Thèse de doctorat, École Polytechnique de Montréal]. Non disponible

D

Duplessis, M. (1994). Ordonnancement des variables d'entrée d'un circuit pour la construction d'un arbre binaire de décision [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible

E

Ehsanian-Mofrad, M. (1998). Design et test pour la haute performance d'un convertisseur A/D basé sur l'architecture "subranging" [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

F

Fortin, G. (1997). Circuits en AsGa pour la transmission de données sur fibre optique [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

G

Gagnon, M. (1998). Conception, caractérisation et test de récepteur optiques intégrés en technologie CMOS [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

H

Haddad, M. T. (1996). Réalisation mixte matérielle/logicielle d'un algorithme de routage pour réseaux locaux [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

Houdagba, P. (1995). Test intégré du bruit dans les circuits analogiques [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible

K

Kochnari, A. (1996). Test de courant de repos (IDDQ) basé sur l'analyse de testabilité et sur l'insertion des points de test pour les circuits séquentiels [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

L

Lejmi, S. (1995). Synthèse de la testiabilité des circuits séquentiels par la méthode de resynchronisation [Thèse de doctorat, École Polytechnique de Montréal]. Non disponible

M

Marche, D. (1996). Génération de dictionnaires de pannes [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

R

Rayapati, V. N. (1995). Performance modeling and analysis of CMOS, BiCMOS mega bit static ramdom access memories [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

S

Sylla, I. T. (1999). Analyse de la testabilité des circuits hautes fréquences [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Saab, K. (1999). Outil automatique de test de circuits analogiques [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Soufi, M. (1997). Caractérisation et amélioration de la testabilité séquentielle pseudo-aléatoire des circuits VLSI [Thèse de doctorat, École Polytechnique de Montréal]. Disponible

Saab, K. (1995). Outil automatique de génération de vecteurs de test pour les circuits analogiques [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible

Slamani, M. (1994). Test intégré, diagnostic et analyse de la testabilité dans les circuits intégrés analogiques basés sur le concept de la sensibilité [Thèse de doctorat, École Polytechnique de Montréal]. Non disponible

Stannard, D. H. (1989). Detection of hard faults in combinational logic circuits [Mémoire de maîtrise, École Polytechnique de Montréal]. Disponible

W

Wo, J. L. (1994). Synthèse de protocoles de communication pour réseaux locaux [Mémoire de maîtrise, École Polytechnique de Montréal]. Non disponible