A Pipeline-Driven FPGA Accelerator with Memory-Scheduling for Neuromorphic Computing

Zhipeng Liao, Tianyang Li, Ziyang Shen, Chaoming Fang, Jie Yang, Mohamad Sawan

Communication écrite (2025)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie électrique
Organismes subventionnaires:
Key Research and Development Program of Zhejiang Province
Numéro de subvention:
2024C03002
Adresse URL de PolyPublie:
https://publications.polymtl.ca/83927/
Nom de la conférence:
Asia Pacific Conference on Circuits and Systems (APCCAS 2025)
Lieu de la conférence:
Busan, Korea, Republic of
Date(s) de la conférence:
2025-10-12 - 2025-10-15
Maison d'édition:
Institute of Electrical and Electronics Engineers
DOI:
10.1109/apccas67402.2025.11377411
URL officielle:
https://doi.org/10.1109/apccas67402.2025.11377411
OAI:
oai:publications.polymtl.ca:83927
ORCID
Zhipeng Liao (iD)0009-0003-2446-7983 (Non authentifié)
Tianyang Li (iD)0000-0002-6005-0734 (Non authentifié)
Ziyang Shen (iD)0009-0004-4180-6171 (Non authentifié)
Chaoming Fang (iD)0000-0001-8830-1294 (Non authentifié)
Jie Yang (iD)0000-0003-4801-7162 (Non authentifié)
Mohamad Sawan (iD)0000-0002-4137-7272 (Non authentifié)
Date du dépôt:
02 nov. 2026 13:58
Dernière modification:
02 nov. 2026 13:58
Citer en APA 7:
Liao, Z., Li, T., Shen, Z., Fang, C., Yang, J., & Sawan, M. (octobre 2025). A Pipeline-Driven FPGA Accelerator with Memory-Scheduling for Neuromorphic Computing [Communication écrite]. Asia Pacific Conference on Circuits and Systems (APCCAS 2025), Busan, Korea, Republic of (5 pages). https://doi.org/10.1109/apccas67402.2025.11377411

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document