Pierre-Emmanuel Gaillardon, Davide Sacchetto, Giovanni Betti Beneventi, M. Haykel Ben Jamaa, Luca Perniola, Fabien Clermidy, Ian O'Connor et Giovanni De Micheli
Article de revue (2012)
Un lien externe est disponible pour ce document
| Département: | Département de génie informatique et génie logiciel |
|---|---|
| Organismes subventionnaires: | French National Research Agency, European Research Council |
| Numéro de subvention: | ANR-08-SEGI-12, ERC-2009-AdG246810 |
| URL de PolyPublie: | https://publications.polymtl.ca/75308/ |
| Titre de la revue: | IEEE Transactions on Nanotechnology (vol. 12, no 1) |
| Maison d'édition: | Institute of Electrical and Electronics Engineers |
| DOI: | 10.1109/tnano.2012.2226747 |
| URL officielle: | https://doi.org/10.1109/tnano.2012.2226747 |
| Date du dépôt: | 04 août 2026 12:23 |
| Dernière modification: | 04 août 2026 12:23 |
| Citer en APA 7: | Gaillardon, P.-E., Sacchetto, D., Betti Beneventi, G., Ben Jamaa, M. H., Perniola, L., Clermidy, F., O'Connor, I., & De Micheli, G. (2012). Design and Architectural Assessment of 3-D Resistive Memory Technologies in FPGAs. IEEE Transactions on Nanotechnology, 12(1), 40-50. https://doi.org/10.1109/tnano.2012.2226747 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
