Transistor-level CMOS gate models for timing analysis and simulation

N. C. Rumin, Michel Dagenais et W. Zhang

Communication écrite (1991)

Un lien externe est disponible pour ce document

Département:	Département de génie électrique
URL de PolyPublie:	https://publications.polymtl.ca/62833/
Nom de la conférence:	IEEE International Symposium on Circuits and Systems (ISCAS 1991)
Lieu de la conférence:	Singapore
Date(s) de la conférence:	1991-06-11 - 1991-06-14
Titre de la revue:	1991 IEEE International Symposium on Circuits and Systems (ISCAS)
Maison d'édition:	Institute of Electrical and Electronics Engineers
DOI:	10.1109/iscas.1991.176713
URL officielle:	https://doi.org/10.1109/iscas.1991.176713
Date du dépôt:	21 févr. 2025 10:16
Dernière modification:	08 avr. 2025 07:31

Citer en APA 7:	Rumin, N. C., Dagenais, M., & Zhang, W. (juin 1991). Transistor-level CMOS gate models for timing analysis and simulation [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 1991), Singapore. Publié dans 1991 IEEE International Symposium on Circuits and Systems (ISCAS). https://doi.org/10.1109/iscas.1991.176713
APA 7 (HTML)ASCII CitationAtomBibTeXDOIsDublin CoreEndNote (.ENW)MARC (ISO 2709/UTF-8) (.MRC)MARC (UTF-8) (.MRK8)MARC XMLMPEG-21 DIDLMultiline CSVOAI-ORE Resource Map (Atom Format)OPENAIREOpenURL ContextObjectOpenURL ContextObject in SpanRDF+N-TriplesRDF+N3RDF+XMLReferReference Manager (.RIS)Simple Metadata

Statistiques

Actions réservées au personnel