Transistor-level CMOS gate models for timing analysis and simulation

Rumin, N. C.; Dagenais, Michel; Zhang, W.; Rumin, N. C.; Dagenais, Michel; Zhang, W.

Transistor-level CMOS gate models for timing analysis and simulation

N. C. Rumin, Michel Dagenais , W. Zhang

Communication écrite (1991)

Accéder à ce document

Lien externe

Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel

Voir chez l'éditeur officiel

Département:

Département de génie électrique

Adresse URL de PolyPublie:

https://publications.polymtl.ca/62833/

Nom de la conférence:

IEEE International Symposium on Circuits and Systems (ISCAS 1991)

Lieu de la conférence:

Singapore

Date(s) de la conférence:

1991-06-11 - 1991-06-14

Titre de la revue :

1991 IEEE International Symposium on Circuits and Systems (ISCAS)

Maison d'édition:

Institute of Electrical and Electronics Engineers

DOI:

10.1109/iscas.1991.176713

URL officielle:

https://doi.org/10.1109/iscas.1991.176713

OAI:

oai:publications.polymtl.ca:62833

ORCID

Date du dépôt:

21 févr. 2025 10:16

Dernière modification:

14 oct. 2026 14:23

Citer en APA 7:

Rumin, N. C., Dagenais, M., & Zhang, W. (juin 1991). Transistor-level CMOS gate models for timing analysis and simulation [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 1991), Singapore. Publié dans 1991 IEEE International Symposium on Circuits and Systems (ISCAS). https://doi.org/10.1109/iscas.1991.176713

Statistiques

Dimensions

Actions réservées au personnel

Afficher document