Outils de codesign pour la vérification de partitionnement par hyperviseur sur système embarqué matériel-logiciel de criticités mixtes

Les systèmes embarqués modernes tendent à embarquer de plus en plus de fonctionnalités complexes sur un même système, en utilisant des hyperviseurs de partitionnement pour s’assurer que les applications plus et moins critiques n’interfèrent pas entre elles lors de leur fonctionnement. Par ailleurs, pour respecter les contraintes exigeantes du domaine embarqué en performance et consommation énergétique, ces systèmes intègrent fréquemment du matériel programmable sous la forme d’un FPGA, devenant des systèmes hétérogènes. Ces deux facteurs combinés rendent ainsi la conception de tels systèmes extrêmement complexe. Cette montée en complexité a amené des nouvelles méthodes de conception qui élèvent le niveau d’abstraction auquel on conçoit le système. On s’intéresse ici à la méthodologie ESL, qui considère la conception du système en partant du niveau algorithmique de description du système, directement en langage de programmation haut niveau, plutôt que du niveau RTL très bas niveau. Cependant, cette méthodologie nécessite un certain nombre d’outils afin d’être réellement efficace. Or, dans le cas des systèmes basés un hyperviseur, les outils existants trouvent des défauts. D’abord au niveau des outils de simulation, qui permettent dans la méthodologie une validation fonctionnelle rapide sans passage à l’implémentation. Ensuite, au niveau des outils de mesure de performances, qui permettent de détecter certains problèmes de conception tels que les interférences de partitionnement de l’hyperviseur. Ceux-ci sont soit très lourds, soit peu adaptés à la méthodologie, requérant une descente à un niveau d’abstraction plus bas, annulant possiblement les gains espérés de la méthodologie haut niveau.

Abstract

The rise in the complexity of modern embedded systems has led to the integration of more and more functionality on shared hardware, with a partitioning hypervisor ensuring isolation between critical applications. Further increasing design complexity is the trend of integrating FPGAs to reach better performance while remaining within the stringent energy-efficiency requirement of the embedded world. Development of such complex systems has seen the development of new design methodologies, which propose a rise in the abstraction level to allow the developer to better conceptualize the many interacting software and hardware components. One of such high-level methodlogies is the ESL methodology, in which the development starts from algorithmic code expressed in high-level languages, and proceeds to achieve a final implementation through successive refinements of the system. This expresses a more ”top-down” design process rather than the traditional ”bottom-up” methodologies which start at a lower abstraction level such as RTL to design the system. When it comes to hypervisor-based systems, however, the ESL method shows a few shortcomings. First, the efficient simulation models required for functional validation in this methodology show a lack of support for virtualization features required for most partitioning hypervisors, making their simulation impossible in the current state. Moreover, the tools to analyze performance metrics, which are crucial to finding partitioning issues related to the hypervisor, are either too heavy in hardware resources or are not fit for use in high-level code central to the ESL methodology. We set on to address the two problems