<  Retour au portail Polytechnique Montréal

Low-Latency LDPC Decoding Achieved by Code and Architecture Co-Design

Elsa Dupraz, François Leduc-Primeau et François Gagnon

Communication écrite (2018)

Document publié alors que les auteurs ou autrices n'étaient pas affiliés à Polytechnique Montréal

Un lien externe est disponible pour ce document
Centre de recherche: GR2M - Groupe de recherche en microélectronique et microsystèmes
URL de PolyPublie: https://publications.polymtl.ca/41623/
Nom de la conférence: International Symposium on Turbo Codes & Iterative Information Processing (ISTC 2018)
Lieu de la conférence: Hong Kong, Chine
Date(s) de la conférence: 2018-12-03 - 2018-12-07
Maison d'édition: Institute of Electrical and Electronics Engineers
DOI: 10.1109/istc.2018.8625276
URL officielle: https://doi.org/10.1109/istc.2018.8625276
Date du dépôt: 18 avr. 2023 15:03
Dernière modification: 25 sept. 2024 16:27
Citer en APA 7: Dupraz, E., Leduc-Primeau, F., & Gagnon, F. (décembre 2018). Low-Latency LDPC Decoding Achieved by Code and Architecture Co-Design [Communication écrite]. International Symposium on Turbo Codes & Iterative Information Processing (ISTC 2018), Hong Kong, Chine. https://doi.org/10.1109/istc.2018.8625276

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document