<  Retour au portail Polytechnique Montréal

A 0.18 µm CMOS multilayer and low resistive load architecture dedicated for LoC applications

Mohamed Amine Miled et Mohamad Sawan

Communication écrite (2013)

Un lien externe est disponible pour ce document
Département: Département de génie électrique
Centre de recherche: GR2M - Groupe de recherche en microélectronique et microsystèmes
URL de PolyPublie: https://publications.polymtl.ca/13424/
Nom de la conférence: 11th IEEE International New Circuits and Systems Conference (NEWCAS 2013)
Lieu de la conférence: Paris, France
Date(s) de la conférence: 2013-06-16 - 2013-06-19
Maison d'édition: IEEE
DOI: 10.1109/newcas.2013.6573668
URL officielle: https://doi.org/10.1109/newcas.2013.6573668
Date du dépôt: 18 avr. 2023 15:09
Dernière modification: 05 avr. 2024 10:53
Citer en APA 7: Miled, M. A., & Sawan, M. (juin 2013). A 0.18 µm CMOS multilayer and low resistive load architecture dedicated for LoC applications [Communication écrite]. 11th IEEE International New Circuits and Systems Conference (NEWCAS 2013), Paris, France. https://doi.org/10.1109/newcas.2013.6573668

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document