Documents publiés en "2005"

A

Ali, S. M., Raut, R., & Sawan, M. (juillet 2005). A power efficient decoder for 2GHz, 6-bit CMOS Flash-ADC architecture [Communication écrite]. 5th International Workshop on System on Chip for Real-Time Applications (IWSOC 2005). Lien externe