 | Monter d'un niveau |
Audet, D., Chouinard, G., Cyr, C., Houle, J.-L., & Savaria, Y. (1988). IMAGE2 : un circuit multiprocesseur pour le traitement parallèle. (Rapport technique n° EPM-RT-88-35). Accès restreint
Audet, D., Savaria, Y., & Houle, J.-L. (1988). Performance improvements of VLSI parallel systems, using dynamic concatenation of processing resources. (Rapport technique n° EPM-RT-88-36). Accès restreint
Haccoun, D., Lavoie, P., & Savaria, Y. (1988). New architectures for fast convolutional encoders and threshold decoders. IEEE Journal on Selected Areas in Communications, 6(3), 457-457. Présentée à Canadian Conference on VLSI, Montréal, QC, Canada. Lien externe
Kamińska, B., Savaria, Y., & Houle, J.-L. (avril 1988). Design model on performance prediction for VLSI systems [Communication écrite]. System Design: Concepts, Methods and Tools (COMPEURO 1988), Brussels, Belgium. Lien externe
Lavoie, P., Haccoun, D., & Savaria, Y. (1988). Spécification d'un décodeur séquentiel rapide utilisant une queue prioritaire systolique. (Rapport technique n° EPM-RT-88-11). Disponible
Savaria, Y. (1988). Conception et vérification des circuits VLSI. Non disponible
Savaria, Y., & Kamińska, B. (juin 1988). Force-observe, a new design for testability approach (CMOS VLSI circuits) [Communication écrite]. International Symposium on Circuits and Systems (ISCAS 1988), Espoo, Finland. Lien externe
Thibeault, C., Savaria, Y., & Houle, J.-L. (1988). Yield formula for two-level hierarchical fault-tolerant integrated circuit. (Rapport technique n° EPM-RT-88-25). Accès restreint
