 | Monter d'un niveau |
Réseau de collaborationCe graphique trace les liens entre tous les collaborateurs des publications de {} figurant sur cette page.
Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.
Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.
Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.
Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.
Nsame, P., Bois, G., & Savaria, Y. (mai 2015). Analysis and characterization of data energy tradeoffs: for VLSI architectural agility in C-RAN platforms [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2015), Lisbon, Portugal. Lien externe
Nsame, P., & Savaria, Y. (septembre 2004). Multi-processor SoC integration: a case study on BlueGene [Communication écrite]. IEEE International SOC Conference (SOCC 2004). Lien externe
Nsame, P., & Savaria, Y. (juin 2003). System-level design closure [Communication écrite]. 1st Annual Northeast Workshop on Circuits and Systems (NEWCAS 2003), Montréal, Québec. Non disponible
Nsame, P., Grou-Szabo, R., & Savaria, Y. (janvier 2000). INTIME: a multi-tool specification environment for ensuring timing constraints integrity for SOC design [Communication écrite]. IP Based Design 2000, Grenoble, France. Lien externe
Nsame, P., & Savaria, Y. (janvier 1999). Virtualising on-chip bus interfaces for improved embedded processor system performance [Communication écrite]. IFIP International Workshop on IP Based Synthesis and System Design, Grenoble, France. Non disponible
