 | Monter d'un niveau |
Anwar, H., Chao, C., & Beltrame, G. (juin 2015). A probabilistically analysable cache implementation on FPGA [Communication écrite]. 13th IEEE International New Circuits and Systems Conference (NEWCAS 2015), Grenoble, France (4 pages). Lien externe
