Documents dont l'auteur est "Santiago da Silva, Jeferson"

Pour citer ou exporter
Grouper par: Rôle | Auteurs ou autrices | Date de publication | Sous-type de document | Aucun groupement
Nombre de documents: 7

2021

Luinaud, T., Santiago da Silva, J., Langlois, J. M. P., & Savaria, Y. (février 2021). Design Principles for Packet Deparsers on FPGAs [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2021) (7 pages). Disponible

2020

Santiago da Silva, J. (2020). Fully Programming the Data Plane: A Hardware/Software Approach [Thèse de doctorat, Polytechnique Montréal]. Disponible

Luinaud, T., Stimpfling, T., Santiago da Silva, J., Savaria, Y., & Langlois, J. M. P. (mai 2020). Bridging the gap: FPGAs as programmable switches [Communication écrite]. 21st IEEE International Conference on High Performance Switching and Routing (HPSR 2020) (7 pages). Lien externe

Luinaud, T., Stimpfling, T., Santiago Da Silva, J., Savaria, Y., & Langlois, J. M. P. (février 2020). Unleashing the Power of FPGAs as Programmable Switches [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2020), Seaside, CA, USA (1 page). Lien externe

2019

Santiago Da Silva, J., Boyer, F.-R., & Langlois, J. M. P. (avril 2019). Module-per-object: A human-driven methodology for c++-based high-level synthesis design [Communication écrite]. 27th Annual IEEE International Symposium on Field-Programmable Custom Computing Machines (FCCM 2019), San Diego, CA, United states. Lien externe

2018

Santiago da Silva, J., Boyer, F.-R., Chiquette, L.-O., & Langlois, J. M. P. (juin 2018). Extern objects in P4: an ROHC compressing scheme case study [Communication écrite]. IEEE Conference on Network Softwarization (NetSoft 2018), Montréal, Québec. Lien externe

Santiago da Silva, J., Boyer, F.-R., & Langlois, J. M. P. (février 2018). P4-compatible high-level synthesis of low latency 100 Gb/s streaming packet parsers in FPGAs [Communication écrite]. ACM/SIGDA International Symposium on Field-Programmable Gate Arrays (FPGA 2018), Monterey, California, USA. Lien externe

Liste produite: Wed Oct 14 16:42:15 2026 EDT.