Documents dont l'auteur est "Sahnoun, M. 'hammed"

Pour citer ou exporter
Grouper par: Rôle | Auteurs ou autrices | Date de publication | Sous-type de document | Aucun groupement
Nombre de documents: 2

2014

Sahnoun, M. , Bettayeb, B., Bassetto, S., & Tollenaere, M. (2014). Simulation-based optimization of sampling plans to reduce inspections while mastering the risk exposure in semiconductor manufacturing. Journal of Intelligent Manufacturing, 27(6), 1335-1349. Lien externe

2010

Sahnoun, M. , Vialletelle, P., Bassetto, S., Tollenaere, M., & Bastoini, S. (novembre 2010). Historical wafer-at-risk construction in STMicroelectronics 300mm wafer fab in crollesoptimizing return on inspection through defectivity smart skipping [Communication écrite]. Manufacturing Challenges in European Semiconductor Fabs, Rousset, France. Non disponible

Liste produite: Wed Oct 14 20:50:08 2026 EDT.