Fast timing analysis of VLSI circuits: a dynamic and hierarchical approach

Yves Blaquière, Michel Dagenais, Yvon Savaria

Communication écrite (1991)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie électrique
Département de génie informatique et génie logiciel
ISBN:
0780300505
Adresse URL de PolyPublie:
https://publications.polymtl.ca/72155/
Nom de la conférence:
International Symposium on Circuits and Systems (ISCAS 1991)
Lieu de la conférence:
Singapore
Date(s) de la conférence:
1991-06-11 - 1991-06-14
Maison d'édition:
Institute of Electrical and Electronics Engineers
DOI:
10.1109/iscas.1991.176862
URL officielle:
https://doi.org/10.1109/iscas.1991.176862
OAI:
oai:publications.polymtl.ca:72155
ORCID
Date du dépôt:
05 févr. 2026 15:54
Dernière modification:
14 oct. 2026 14:32
Citer en APA 7:
Blaquière, Y., Dagenais, M., & Savaria, Y. (juin 1991). Fast timing analysis of VLSI circuits: a dynamic and hierarchical approach [Communication écrite]. International Symposium on Circuits and Systems (ISCAS 1991), Singapore. https://doi.org/10.1109/iscas.1991.176862

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document