Simulation en temp réel sur FPGA d'un double pont actif à convertisseurs trois niveaux à point neutre calé

Avec le développement de la technologie des énergies électriques et la demande écologique croissante, les convertisseurs électroniques deviennent de plus en plus populaires dans nos vies quotidiennes. Cependant, leur structure complexe et leurs variations imprévisibles peuvent entraîner la destruction des composants électroniques, ce qui peut engendrer des coûts supplémentaires lors de la phase de développement. La simulation en temps réel des convertisseurs électroniques est donc indispensable. De plus, la fréquence croissante des commutations des semi-conducteurs nécessite que le pas de calcul de la simulation soit réduit pour garantir sa précision et sa performance en temps réel. Ainsi, la simulation hors ligne basée sur la plateforme CPU perd ses avantages. Au cours de la dernière décennie, les Field-Programmable Gate Arrays(FPGAs) sont devenus la plateforme matérielle privilégiée pour la simulation en temps réel des convertisseurs électroniques grâce à leur structure parallèle, leurs entrées/sorties à faible latence et leur forte puissance de calcul. Pour pouvoir calculer précisément les tensions et les courants du convertisseur à chaque instant, il est essentiel de disposer d’une modélisation et d’un algorithme appropriés. Actuellement, la modélisation fréquente consistent à assimiler tous les composants du convertisseur à un modèle équivalent de Norton et à calculer les tensions et les courants à chaque instant en résolvant un système linéaire. Un algorithme représentatif correspondant à cette modélisation est Modified Augmented Nodal Analysis (MANA). Toutefois, les caractéristiques non linéaires de tension-courant des semi-conducteurs rendent actuellement difficile une simulation précise en temps réel des convertisseurs électroniques. Par conséquent, la modélisation des semi-conducteurs a toujours été un défi dans ce domaine. Les deux modèles couramment utilisés pour le semi-conducteur sont le Associate Discrete Circuit (ADC), qui l’assimile à une inductance, un condensateur ou un modèle de Norton, et le Resistive Switch Model (RSM), qui l’assimile à une impédance Ron et Roff en fonction de son état. En raison des pas de calcul réduite du solveur, nous adoptons le RSM. Un autre défi dans la simulation des convertisseur est la détermination des états des diodes, qui sont implicites pendant les calculs. Un algorithme itératif permet à la diode de converger vers son état correct à chaque instant de calcul. Pourtant, il est difficile d’y parvenir avec des solveurs à des pas de calcul réduits.

Abstract

With the development of electrical energy technology and the growing eco-friendly demand, power electronic converters (PEC) are becoming increasingly popular in our daily lives. However, their complex structure and unpredictable variations can lead to the destruction of electronic components, resulting in additional costs in the PEC development. Real-time simulation (RTS) of PECs is therefore essential. Furthermore, the increasing semiconductor switching frequency necessitates reducing the simulation time-step to ensure accuracy of RTS. As a result, offline simulation based on the CPU platform loses its advantages. Over the past decade, Field-Programmable Gate Arrays (FPGAs) have become the preferred hardware platform for RTS of PECs, thanks to their parallel structure, low-latency I/O, and high computing power. In order to accurately calculate the converter’s voltages and currents at each time-point, appropriate modeling approaches and algorithms are crucials. Currently, the mainstream modeling approach is to equate all converter components into a Norton model and calculate the voltages and currents at each time-point. A representative algorithm corresponding to this modeling approach is Modified Augmented Nodal Analysis (MANA). However, the semiconductors’ non-linear voltage-current characteristics make it difficult to simulate the PECs in real-time accurately. Hence, semiconductor modeling has always been challenging in the RTS of PECs. Two commonly used models for semiconductors include the Associate Discrete Circuit (ADC), which treats it as either an inductor, capacitor, or equivalent Norton model, and the Resistive Switch Model (RSM), which considers it as a status-dependent impedance Ron and Roff. Due to the solver’s small time-steps, we select the RSM. Another challenge in RTS involves determining the diodes status, which are implicit in RTS. An iterative algorithm allows the solver to converge on the correct diode status at each timepoint. However, achieving this with low-step solvers is challenging. Therefore, Conceiving and exploring a precise and non-iterative algorithm has become another research focus in this field. Direct Mapped Method (DMM) stands out in non-iterative algorithms, enabling direct determination of diode status at each time-point through a direct mapping of converter’s input and state variables with diode status. While accurate and non-iterative, DMM requires current state variable values, making it difficult for RTS with timp-steps below 100 ns.