Parisa Mashreghi-Moghadam, Tarek Ould-Bachir
, Yvon Savaria
Communication écrite (2022)
Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
ISBN:
9781665484855
Adresse URL de PolyPublie:
Nom de la conférence:
IEEE International Symposium on Circuits and Systems (ISCAS 2022)
Lieu de la conférence:
Austin, TX, USA
Date(s) de la conférence:
2022-05-27 - 2022-06-01
Maison d'édition:
IEEE
URL officielle:
OAI:
oai:publications.polymtl.ca:51956
ORCID
Date du dépôt:
18 avr. 2023 14:59
Dernière modification:
14 oct. 2026 14:09
Citer en APA 7:
Mashreghi-Moghadam, P., Ould-Bachir, T., & Savaria, Y. (mai 2022). A Templated VHDL Architecture for Terabit/s P4-programmable FPGA-based Packet Parsing [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2022), Austin, TX, USA. https://doi.org/10.1109/iscas48785.2022.9937607
Statistiques
Dimensions
