<  Retour au portail Polytechnique Montréal

Global lower bounds for the VLSI macrocell floorplanning problem using semidefinite optimization

P. L. Takouda, Miguel F. Anjos et A. Vannelli

Communication écrite (2005)

Document publié alors que les auteurs ou autrices n'étaient pas affiliés à Polytechnique Montréal

Un lien externe est disponible pour ce document
URL de PolyPublie: https://publications.polymtl.ca/38333/
Nom de la conférence: 5th International Workshop on System-on-Chip for Real-Time Applications (IWSOC 200505)
Lieu de la conférence: Banff, Alberta, Canada
Date(s) de la conférence: 2005-07-20 - 2005-07-24
Maison d'édition: IEEE
DOI: 10.1109/iwsoc.2005.69
URL officielle: https://doi.org/10.1109/iwsoc.2005.69
Date du dépôt: 18 avr. 2023 15:18
Dernière modification: 05 avr. 2024 11:32
Citer en APA 7: Takouda, P. L., Anjos, M. F., & Vannelli, A. (juillet 2005). Global lower bounds for the VLSI macrocell floorplanning problem using semidefinite optimization [Communication écrite]. 5th International Workshop on System-on-Chip for Real-Time Applications (IWSOC 200505), Banff, Alberta, Canada. https://doi.org/10.1109/iwsoc.2005.69

Statistiques

Dimensions

Actions réservées au personnel

Afficher document Afficher document