N. Bélanger, David Haccoun
et Yvon Savaria
Article de revue (1994)
Un lien externe est disponible pour ce document
| Renseignements supplémentaires: | Nom historique du département: Département de génie électrique et de génie informatique |
|---|---|
| Département: |
Département de génie électrique Département de génie informatique et génie logiciel |
| URL de PolyPublie: | https://publications.polymtl.ca/33552/ |
| Titre de la revue: | IEEE Transactions on Communications (vol. 42, no 2-4, pt.2) |
| Maison d'édition: | IEEE |
| DOI: | 10.1109/tcomm.1994.580203 |
| URL officielle: | https://doi.org/10.1109/tcomm.1994.580203 |
| Date du dépôt: | 18 avr. 2023 15:25 |
| Dernière modification: | 05 avr. 2024 11:24 |
| Citer en APA 7: | Bélanger, N., Haccoun, D., & Savaria, Y. (1994). A multiprocessor architecture for multiple path stack sequential decoders. IEEE Transactions on Communications, 42(2-4, pt.2), 951-957. https://doi.org/10.1109/tcomm.1994.580203 |
|---|---|
Statistiques
Dimensions
Actions réservées au personnel
|
Afficher document |
