Iterative design method for video processors based on an architecture design language and its application to ELA deinterlacing

Gérard-Armand Bouyela Ngoyi, J. M. Pierre Langlois, Yvon Savaria

Communication écrite (2008)

Accéder à ce document
Lien externe
Ce document n'est pas archivé dans PolyPublie, mais peut être consulté chez l'éditeur officiel
Voir chez l'éditeur officiel
Département:
Département de génie électrique
Département de génie informatique et génie logiciel
Unité de recherche:
GR2M - Groupe de recherche en microélectronique et microsystèmes
Adresse URL de PolyPublie:
https://publications.polymtl.ca/20407/
Nom de la conférence:
Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA 2008)
Date(s) de la conférence:
2008-06-22 - 2008-06-25
Maison d'édition:
IEEE
DOI:
10.1109/newcas.2008.4606315
URL officielle:
https://doi.org/10.1109/newcas.2008.4606315
OAI:
oai:publications.polymtl.ca:20407
ORCID
Date du dépôt:
18 avr. 2023 15:16
Dernière modification:
14 oct. 2026 12:52
Citer en APA 7:
Bouyela Ngoyi, G.-A., Langlois, J. M. P., & Savaria, Y. (juin 2008). Iterative design method for video processors based on an architecture design language and its application to ELA deinterlacing [Communication écrite]. Joint IEEE North-East Workshop on Circuits and Systems and TAISA Conference (NEWCAS-TAISA 2008). https://doi.org/10.1109/newcas.2008.4606315

Statistiques

Dimensions

Actions réservées au personnel

Afficher document
Afficher document