Documents publiés en "2012"
Monter d'un niveauNombre de documents: 2
Département de génie électrique
Mbaye, M. M., Bélanger, N., Savaria, Y., & Pierre, S. (2012). Loop Acceleration Exploration for ASIP Architecture. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 20(4), 684-696. Lien externe
Département de génie informatique et génie logiciel
Mbaye, M. M., Bélanger, N., Savaria, Y., & Pierre, S. (2012). Loop Acceleration Exploration for ASIP Architecture. IEEE Transactions on Very Large Scale Integration (VLSI) Systems, 20(4), 684-696. Lien externe