Documents dont l'auteur est "Noshahr, Fereidoon Hashemi"

Réseau de collaboration

Veuillez patienter

Aide

Ce graphique trace les liens entre tous les collaborateurs des publications de {} figurant sur cette page.

Chaque lien représente une collaboration sur la même publication. L'épaisseur du lien représente le nombre de collaborations.

Utilisez la molette de la souris ou les gestes de défilement pour zoomer à l'intérieur du graphique.

Vous pouvez cliquer sur les noeuds et les liens pour les mettre en surbrillance et déplacer les noeuds en les glissant.

Enfoncez la touche "Ctrl" ou la touche "⌘" en cliquant sur les noeuds pour ouvrir la liste des publications de cette personne.

F

Foroushani, A. N., Assaf, H., Noshahr, F. H., Savaria, Y., & Sawan, M. (octobre 2020). Analog circuits to accelerate the relaxation process in the equilibrium propagation algorithm [Communication écrite]. 52nd IEEE International Symposium on Circuits and Systems (ISCAS 2020) (5 pages). Lien externe

N

Noshahr, F. H., Nabavi, M., Gosselin, B., & Sawan, M. (2021). Low-Cutoff Frequency Reduction in Neural Amplifiers: Analysis and Implementation in CMOS 65 nm. Frontiers in Neuroscience, 15, 667846 (14 pages). Lien externe

Noshahr, F. H., Nabavi, M., & Sawan, M. (2020). Multi-channel neural recording implants: A review. Sensors (Switzerland), 20(3), 29 pages. Lien externe

Noshahr, F. H., Nabavi, M., & Sawan, M. (novembre 2019). A 2.77 w, 80 ppm/C temperature coefficient voltage reference for biomedical implants [Communication écrite]. 26th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2019), Genoa, Italy. Lien externe

Noshahr, F. H., & Sawan, M. (décembre 2018). Analog-based Compressive Sensing of Multichannel Neural Signals: Systematic Design Approaches [Communication écrite]. 25th IEEE International Conference on Electronics, Circuits and Systems (ICECS 2018), Bordeaux, France. Lien externe

Noshahr, F. H., & Sawan, M. (mai 2017). A compact and low power bandpass amplifier for low bandwidth signal applications in 65-nm CMOS [Communication écrite]. IEEE International Symposium on Circuits and Systems (ISCAS 2017), Baltimore, MD, USA (4 pages). Lien externe