

UNIVERSITÉ DE MONTRÉAL

INTÉGRATION D'UNE JONCTION SIX-PORT EN TECHNOLOGIE MMIC ET
SON UTILISATION POUR LA CONCEPTION D'UN RÉCEPTEUR QPSK

ÉRIC MARSAN

DÉPARTEMENT DE GÉNIE ÉLECTRIQUE
ÉCOLE POLYTECHNIQUE DE MONTRÉAL

MÉMOIRE PRÉSENTÉ

POUR APPROBATION DU SUJET DE RECHERCHE DANS LE
CADRE DU DIPLÔME DE MAÎTRISE ÈS SCIENCES APPLIQUÉES
(GÉNIE ÉLECTRIQUE)

AVRIL 2003



National Library
of Canada

Acquisitions and
Bibliographic Services

395 Wellington Street
Ottawa ON K1A 0N4
Canada

Bibliothèque nationale
du Canada

Acquisitions et
services bibliographiques

395, rue Wellington
Ottawa ON K1A 0N4
Canada

Your file Votre référence

Our file Notre référence

The author has granted a non-exclusive licence allowing the National Library of Canada to reproduce, loan, distribute or sell copies of this thesis in microform, paper or electronic formats.

The author retains ownership of the copyright in this thesis. Neither the thesis nor substantial extracts from it may be printed or otherwise reproduced without the author's permission.

L'auteur a accordé une licence non exclusive permettant à la Bibliothèque nationale du Canada de reproduire, prêter, distribuer ou vendre des copies de cette thèse sous la forme de microfiche/film, de reproduction sur papier ou sur format électronique.

L'auteur conserve la propriété du droit d'auteur qui protège cette thèse. Ni la thèse ni des extraits substantiels de celle-ci ne doivent être imprimés ou autrement reproduits sans son autorisation.

0-612-81553-6

Canada

UNIVERSITÉ DE MONTRÉAL

ÉCOLE POLYTECHNIQUE DE MONTRÉAL

Ce mémoire intitulé:

INTÉGRATION D'UNE JONCTION SIX-PORT EN TECHNOLOGIE MMIC ET
SON UTILISATION POUR LA CONCEPTION D'UN RÉCEPTEUR QPSK

présenté par: MARSAN Éric

en vue de l'examen oral pour l'approbation du sujet

de recherche dans le cadre du diplôme de: Maîtrise ès science appliquées

a été dûment accepté par le jury d'examen constitué de:

M. AKYEL Cevdet, D.Sc.A., président

M. BOSISIO Renato G., M.Sc.A., membre et directeur de recherche

M. WU Ke, Ph.D., membre et codirecteur de recherche

M. DEMERS Yves, Ph.D., membre

À ma famille et mes amis(es),

Merci pour tout.

REMERCIEMENTS

Tout d'abord, je voudrais remercier M. Renato G. BOSISIO pour avoir accepté de me diriger dans mes travaux de maîtrise. Son support a grandement été apprécié, ainsi que celui de mon codirecteur M. Ke WU.

Les travaux décrits dans ce mémoire n'auraient pas été possibles sans l'appui de M. Gailon BREHM et *Triquint Semiconductor* puisqu'ils ont permis la fabrication du prototype en technologie MMIC sur GaAs.

Un grand merci à M. Jules GAUTHIER et M. Jean-Frédéric GAGNÉ pour leur aide indispensable tout au long de mes travaux et à M. Traian ANTONESCU pour la photographie. Merci également à M. Steve DUBÉ et M. Roch BRASSARD pour la fabrication et le montage des prototypes et à M. René ARCHAMBAULT pour son support au niveau logiciel. Merci à tous les étudiants concernés de la communauté "poly-gramoise" pour les échanges, les opinions et les conseils relatifs à mes travaux.

Finalement, merci à mes parents qui m'ont encouragé et aidé à poursuivre mes études universitaires.

RÉSUMÉ

Le présent mémoire traite essentiellement de l'intégration d'une jonction six-port en technologie monolithique micro-ondes intégrée (MMIC) sur arsénure de gallium (GaAs) pour la réalisation d'un récepteur sans fil utilisant la modulation "quadrature phase shift keying" (QPSK) et réalisant un taux de transfert de données rapide de quelques dizaines de mégabits par seconde. Le besoin pour de tels récepteurs coïncide, entre autre, avec l'émergence de nouvelles applications tels les communications personnelles et le multimédia mais impose d'importantes contraintes de coûts et de dimensions, d'où l'intérêt pour l'intégration. Ce mémoire se veut la poursuite de précédents travaux réalisés au centre de recherche Poly-Grames de l'École Polytechnique de Montréal ayant démontré la pertinence de l'utilisation du circuit six-port dans la conception de récepteurs numériques sous de nombreuses conditions d'opération. Dans ces récepteurs, le principe du circuit six-port est utilisé en remplacement des mélangeurs en quadrature communs à plusieurs architectures et permet une conversion homodyne.

Originellement, le circuit six-port était conçu sous forme planaire à l'aide de lignes de transmission micro-ruban pour réaliser des coupleurs hybrides et Wilkinson dont les dimensions sont inversement proportionnelles à la fréquence d'utilisation. Aux fréquences élevées, ce type de réalisation pose donc moins de problèmes mais peut sérieusement compromettre l'intégration à des fréquences inférieures puisque les dimensions requises signifieraient d'importants coûts en plus d'être peu pratiques. La jonction six-port décrite dans ce mémoire est conçue sous forme discrète pour un récepteur opérant dans la bande ISM (Industrielle-Scientifique-Médicale) non-réglémentée de 5,8 GHz et vise à paver la voie vers la réalisation d'un récepteur complet à puce unique utilisant le principe du six-port. La jonction est intégrée en technologie MMIC sur GaAs par une collaboration de recherche avec la fonderie américaine *Triquint Semiconductor* et jointe à un circuit en bande de base analogique

conçu selon un principe similaire aux précédents prototypes, soit par des comparateurs et amplificateurs opérationnels, pouvant ultimement être intégrés.

Différentes avenues pour la conception de la jonction sont d'abord abordées pour être ensuite confrontées aux réalités physiques des procédés de fabrication. Vu l'expérience avec le procédé et la fonderie, l'emploi de transistors est délibérément évité pour obtenir un circuit entièrement passif à l'exception de détecteurs RF réalisés avec des diodes Schottky. La conception est réalisée en utilisant le logiciel "Advanced Design System (ADS)" d'*Agilent Technologies*, les modèles ainsi que quelques données de mesures fournies par *Triquint Semiconductor*, la fonderie utilisée pour la fabrication. La jonction est mesurée en terme de paramètres S et comparée avec les données de simulation. Un retour sur la conception permet alors d'identifier quelques variations et valider ou invalider certains choix de conception. Par la suite, la jonction est jointe au circuit en bande de base pour former un récepteur sans circuit de récupération de la porteuse, la porteuse étant générée à même le banc de mesures dont la conception est également décrite. Trois indicateurs de performance sont mesurés et leurs valeurs comparées à celles obtenues pour des prototypes réalisés en technologie planaire. Ces trois indicateurs sont : le taux d'erreur en fonction du taux de transfert de données, le taux d'erreur en fonction d'une rotation de la constellation pour un taux de transfert de 40 Mb/s et le taux d'erreur en fonction du rapport de l'énergie par bit sur le bruit (E_b/N_0) toujours pour un taux de 40 Mb/s. Les résultats obtenus sont très similaires aux résultats des précédents prototypes.

Finalement, le problème de la récupération de la porteuse est abordé en ayant à l'esprit la compatibilité avec d'autres types de modulation plus complexes et le maintien des principaux avantages apportés par la jonction six-port dont l'élimination des mélangeurs. Différentes méthodes sont passées en revue pour en venir à la proposition d'une architecture. L'architecture proposée est alors soutenue par divers résultats de simulation. Une étude expérimentale de cette architecture n'a pu être complétée dû à des contraintes de temps et des problèmes de fabrication.

ABSTRACT

This thesis essentially studies the integration of a six-port junction using a Monolithic Microwave Integrated Circuit (MMIC) process on gallium arsenide (GaAs) to realize a wireless receiver. The receiver uses Quadrature Phase Shift Keying (QPSK) modulation and is designed for data rates of several megabits per second, needed for emerging applications such as personal communications and multimedia. However, these applications also bring important constraints on cost and size, paving the way for innovative receiver architectures. This thesis follows research done at the PolyGrames research center of *École Polytechnique de Montréal* which have demonstrated the relevance of using the six-port principle for the realization of digital receiver under many operating conditions. These receivers use a six-port junction in replacement of the mixers in quadrature very common to many receiver architectures to achieve homodyne conversion.

Originally, the six-port used in earlier receiver prototypes was designed in the planar form with the use of microstrip transmission lines to realize hybrid and Wilkinson couplers having dimensions inversely proportional to their center frequency of operation. At millimeter wave frequency, this type of six-port can be integrated quite easily but another method of design is required for lower frequencies as distributed elements would implicate dimensions leading to high cost and impractical sizes. The six-port junction described in this thesis is realized using lumped elements to be used in a receiver operating in the unruled ISM (Industrial-Scientific-Medical) band of 5.8 GHz and is meant as a first step toward the design of a receiver on a chip using six-port principle. A research collaboration with the american foundry *Triquint Semiconductor* allowed the fabrication of the junction in MMIC technology, which is then joined to an analog baseband circuit made of high speed comparators and operational amplifiers. The baseband circuit is designed in such a way to allow it's integration in a further step.

Different solutions for the design of the six-port junction are first introduced and then confronted to the physical realities of the fabrication processes. Because of the inexperience with the foundry and the process, it was chosen to avoid any transistor on this first fabrication run to obtain a fully passive six-port with the exception of Schottky diodes used to realize RF detectors. The design of the junction is done using the software *Advanced Design System (ADS)* of *Agilent Technologies*, the models and some measurement data provided by the foundry. The junction is measured in terms of S parameters and compared to simulation data to identify variations, validate or invalidate design decisions. The six-port junction is then mounted on the baseband circuit to form the receiver without carrier recovery circuit and is operated in three conditions while the carrier is generated by the test bench. The operating conditions reproduced from earlier prototypes are the bit error rate (BER) function of the data rate, the BER function of constellation rotation at data rate of 40 Mb/s and BER function of the bit energy on noise ratio (E_b/N_0) also at 40 Mb/s. Most of the results collected are in agreement with earlier prototypes.

Finally, the carrier recovery problem is studied having in mind the compatibility with more complex modulation schemes and to maintain the main advantages brought by the use of the six-port as the elimination of mixers for example. Different carrier recovery methods are first reviewed to propose an architecture followed by simulation results and, as time and fabrication constraints limited the study, the incomplete realization of a vector signal generator (modulator) using the same six-port. This last section brings more questions than answers but introduces a new application of the six-port circuit, even though the proposed architecture would be hard to realize completely for a single student in the prescribed delays as most of the carrier recovery techniques reviewed.

TABLE DES MATIÈRES

DÉDICACE	iv
REMERCIEMENTS	v
RÉSUMÉ	vi
ABSTRACT	viii
TABLE DES MATIÈRES	x
LISTE DES FIGURES	xiii
LISTE DES TABLEAUX	xvii
LISTE DES SIGLES ET ABRÉVIATIONS	xviii
INTRODUCTION	1
CHAPITRE 1 INTRODUCTION ET RAPPEL DES CONCEPTS	4
1.1 Rappel sur la modulation M-PSK	4
1.2 Récepteurs à conversion directe et superhétérodyne	7
1.2.1 Décalage CC	10
1.2.2 Bruit de scintillement ("flicker noise")	11
1.2.3 Fuites de l'oscillateur local	11
1.3 Le discriminateur de phase six-port et la modulation QPSK	11
CHAPITRE 2 LE SIX-PORT DISCRET	17
2.1 Les éléments RLC	18
2.2 Le déphaseur	24
2.2.1 Configurations A et C	26

2.2.2 Configurations B et D	29
2.3 Le diviseur de puissance	29
2.4 Coupleurs directionnels discrets	32
2.4.1 Coupleur COD	33
2.4.2 Coupleur CTD	34
2.4.3 Coupleur TRD	36
2.5 Le détecteur RF	37

CHAPITRE 3 CONCEPTION DU SIX-PORT DISCRET ET RÉSULTATS

3.1 Choix du procédé	43
3.2 Conception du coupleur en quadrature	47
3.3 Conception du diviseur de puissance	53
3.4 Le six-port sans détecteurs	55
3.5 Conception des condensateurs	57
3.6 Conception du détecteur	58
3.7 Le six-port avec détecteurs : performances globales	64

CHAPITRE 4 LE RÉCEPTEUR SIX-PORT ET LE BANC DE MESURES

4.1 Le décodeur-comparateur	67
4.2 Montage de mesure	71
4.3 Performances du récepteur	76

CHAPITRE 5 RÉCUPÉRATION DE LA PORTEUSE

5.1 Caractérisation des méthodes de récupération propices au QPSK	83
5.2 Présentation de méthodes de récupération de la porteuse adaptées au QPSK	85
5.2.1 Mise à la puissance quatre	85

5.2.2	Boucle de Costas	87
5.2.3	Boucle de contre-réaction de décision	88
5.2.4	Démodulation-Remodulation	89
5.3	Proposition d'un circuit de récupération de la porteuse	91
5.4	Réalisation d'un prototype de modulateur six-port QPSK	98
CONCLUSION		105
RÉFÉRENCES		108

LISTE DES FIGURES

FIG. 1.1	Quelques constellations PSK : a) $M=2$ (BPSK), b) $M=4$ (QPSK), c) $M=8$	5
FIG. 1.2	Spectres PSK pour un taux de données constant ($M=2,4,8$ et $f_c = 0$)	6
FIG. 1.3	Architecture de récepteurs : a) Superhétérodyne, b) Conver- sion directe	8
FIG. 1.4	Formes de réalisation des SP : a) anneau, b) coupleurs (Polytel)	13
FIG. 1.5	Schémas bloc d'un récepteur SP	16
FIG. 2.1	Modèle d'une ligne de transmission ; a) ligne micro-ruban, b) modèle équivalent	18
FIG. 2.2	Modèle d'une inductance série	19
FIG. 2.3	Comparaison entre les résultats simulés (ADS-Momentum) et mesurés d'une inductance MMIC	21
FIG. 2.4	Inductance en fonction du nombre de segments (Z) et de la longueur du premier segment ($L1$)	23
FIG. 2.5	Modèle de la capacité série	24
FIG. 2.6	Modèle de la capacité parallèle	25
FIG. 2.7	Modèle de la résistance série	26
FIG. 2.8	Déphaseurs de base en éléments discrets	27
FIG. 2.9	Réponse en fréquence théorique du déphaseur A	28
FIG. 2.10	Réponse en fréquence théorique du déphaseur D	30
FIG. 2.11	Schéma du diviseur résistif	31
FIG. 2.12	Schéma du diviseur Wilkinson discret	31
FIG. 2.13	Réponse en fréquence typique du diviseur Wilkinson Discret .	32
FIG. 2.14	Circuit équivalent d'un coupleur directionnel discret	33
FIG. 2.15	Coupleurs COD en éléments discrets	35

FIG. 2.16	Coupleurs CTD en éléments discrets	36
FIG. 2.17	Schémas de base d'un détecteur	37
FIG. 2.18	Modèle équivalent simplifié de la diode	39
FIG. 3.1	Vue de coupe des procédés TQTRp et MMW (source : TQT) .	45
FIG. 3.2	Comparaison des performances théoriques des coupleurs A et B	48
FIG. 3.3	Pertes de retour du coupleur A avec balayage des composants	51
FIG. 3.4	Variation en fréquence des inductances sélectionnées, IND4 et IND8	52
FIG. 3.5	Performances simulées du coupleur en quadrature conçu . . .	53
FIG. 3.6	Performances simulées du diviseur de puissance résistif conçu .	54
FIG. 3.7	Performances simulées du six-port conçu (sans détecteurs) . .	56
FIG. 3.8	Courbes I-V de la diode Schottky H2-38 μm utilisée, échelles linéaires et logarithmiques	59
FIG. 3.9	Réponse en fréquence du détecteur	61
FIG. 3.10	Pertes de retour du détecteur : a) sans polarisation ($P_{in}=-4$ dBm), b) avec polarisation	63
FIG. 3.11	Microphotographie du circuit MMIC fabriqué ($3,58 \times 3,01 \text{ mm}^2$)	65
FIG. 3.12	Réponse en fréquence simulée (a) et mesurée (b) du six-port complet	65
FIG. 3.13	Tensions de sorties pour un balayage de la phase relative entre les signaux d'entrée LO et RF (simulation)	66
FIG. 4.1	Architecture du circuit en bande de base	68
FIG. 4.2	Schéma électrique complet du circuit en bande de base	70
FIG. 4.3	Photographie du prototype	71
FIG. 4.4	Architecture du montage de mesure	73
FIG. 4.5	Performances mesurées des deux filtres : a) S_{11} et S_{21} , b) S_{22} .	75
FIG. 4.6	Circuit d'élévation en fréquence	76

FIG. 4.7	Spectre à l'entrée LO du SP incluant une perte de 4 dB par rapport au niveau réel	77
FIG. 4.8	Spectre à l'entrée RF du SP incluant une perte de 4 dB par rapport au niveau réel	78
FIG. 4.9	Photographie du banc de mesure	79
FIG. 4.10	Taux d'erreur en fonction du taux de transfert de données . . .	80
FIG. 4.11	Taux d'erreur en fonction de la rotation de la constellation à 40 Mb/s	81
FIG. 4.12	Taux d'erreur en fonction du rapport de l'énergie par bit et de la densité spectrale du bruit pour un taux de 40 Mb/s : a)Théorie QPSK, b)Précédent prototype [39], c)Récepteur avec jonction SP MMIC	82
FIG. 5.1	Circuit quadrupleur	85
FIG. 5.2	Boucle de Costas	88
FIG. 5.3	Boucle de contre-réaction de décision	89
FIG. 5.4	Démodulation-Remodulation	90
FIG. 5.5	Modulation inverse	91
FIG. 5.6	a) coupleur hybride adapté, b) coupleur hybride avec réflexions aux ports 2 et 3, c) Modulateur six-port	93
FIG. 5.7	Architecture proposée du récepteur	95
FIG. 5.8	Résultats de simulation du modulateur SP théorique : a)variations d'amplitude, b)variations de phase	96
FIG. 5.9	Comportement en fréquence du modulateur SP modélisé : a)variation d'amplitude, b)variation en phase	96
FIG. 5.10	Schéma de simulation pour la récupération de la porteuse sous ADS	97

FIG. 5.11	Résultats de simulation de la récupération de la porteuse avec modulateur SP : a)spectre d'entrée, b)spectre à la sortie, c)variation d'amplitude à la sortie, d)variation de phase à la sortie	99
FIG. 5.12	Caractérisation de la diode MPN7420	100
FIG. 5.13	Circuit de commutation des diodes	100
FIG. 5.14	Prototype du modulateur SP à 2,45 GHz en éléments distribués	101
FIG. 5.15	États générés par le prototype : a) Diagramme polaire des états à 2,45 GHz (volt), b) Phase des états en fonction de la fréquence	102
FIG. 5.16	Correction du problème de fabrication par simulation : a) Diagramme polaire (volt), b) Relations de phase pour un balayage en fréquence	103

LISTE DES TABLEAUX

TAB. 1.1	Amplitudes aux quatre ports de sortie selon l'état de modulation	15
TAB. 3.1	Caractéristiques générales des procédés de TQT	44
TAB. 3.2	Variation des condensateurs pour le procédé MMW	50
TAB. 3.3	Variation entre le calcul, le modèle et la mesure de capacités témoins du procédé MMW	58
TAB. 3.4	Écarts des éléments discrets entre conception et mesure à 6 GHz	61
TAB. 4.1	Table de vérité associée au schéma de la figure 4.1	68

LISTE DES SIGLES ET ABRÉVIATIONS

ADS	<i>Advanced Design System</i> de Agilent Technologies
BER	<i>Bit Error Rate</i> : taux d'erreur binaire
BPSK	<i>Biphase Phase Shift Keying</i>
ISM	Industrielle-Scientifique-Médicale
LO	Oscillateur local
MMIC	<i>Monolithic Microwave Integrated Circuit</i>
MHMIC	<i>Miniature Hybrid Microwave Integrated Circuit</i>
NRZ	<i>Non-return to zero</i>
PLL	<i>Phase Locked Loop</i> : boucle à verrouillage de phase
PSK	<i>Phase Shift Keying</i>
QAM	<i>Quadrature Amplitude Modulation</i>
QPSK	<i>Quadrature Phase Shift Keying</i>
RF	Porteuse modulé
SNR	Rapport signal sur bruit
SP	circuit Six-Port
TOS	Taux d'onde stationnaire (VSWR)
TQT	<i>Triquint Semiconductor (Texas)</i>
VCO	<i>Voltage Controlled Oscillator</i> : oscillateur contrôlé par tension

INTRODUCTION

Depuis quelques années nous assistons à l'émergence de plusieurs applications nécessitant des équipements de communication personnels sans fil, miniatures et abordables. En conséquence, les sections basses du spectre électromagnétique propices à ces applications deviennent rares, trop restreintes et entraînent une migration vers des fréquences supérieures. Pour réduire les coûts de fabrication à ces fréquences, plusieurs recherches ont délaissé le récepteur superhétérodyne, de loin le plus répandu actuellement, et fait renaître la conversion homodyne [2] en raison de solutions techniques maintenant devenues possibles par intégration. Récemment, de nouvelles applications tel le multimédia ont de plus ajouté aux premiers critères énoncés un besoin croissant pour la transmission de données à haut débit. Dans le cas de la modulation QPSK, une modulation numérique à efficacité de puissance élevée souvent utilisée pour les hauts débits, cela se traduit en des canaux de communication plus larges et donc une réduction des contraintes de sélectivité avantageant la conversion homodyne. Le présent mémoire traite de l'utilisation et de l'intégration de la technologie six-port pour la réalisation d'un récepteur numérique homodyne QPSK à haut débit et se veut la poursuite de travaux initiés en [14, 26, 27, 43].

Les travaux portant sur l'utilisation d'un circuit six-port (SP) pour la démodulation de signaux numériques ont commencé en 1995 [27] au Poly-Grames; le centre de recherche de l'école Polytechnique de Montréal consacré au domaine des hyperfréquences. Depuis, plusieurs prototypes de récepteurs à base de SPs ont vu le jour autant au sein du centre qu'ailleurs dans le monde [1, 22, 21, 29] et opèrent à des fréquences allant de 0,5 à 30 GHz. Pour être viable en tant que récepteur, le SP doit être compact et ses performances hautement répétables, d'où l'intérêt pour l'intégration. L'objectif final de ces travaux est le développement d'un récepteur sur puce unique fiable et abordable. Avant le début des travaux décrits dans le présent mémoire, le dernier prototype du Poly-Grames a été fabriqué sous forme planaire

en technologie intégrée hybride (MHMIC) et a démontré des performances justifiant la réalisation d'un prototype par une technologie de fabrication de circuits intégrés plus avancée (MMIC). Le principal avantage de cette technologie est de permettre l'intégration de composants actifs, étape essentielle pour obtenir une miniaturisation optimale et améliorer les performances. L'accès à cette technologie de fabrication a été possible grâce à une collaboration avec *Triquint Semiconductor* (TQT), une fonderie américaine oeuvrant dans la fabrication de circuits intégrés micro-ondes. Cette collaboration est très avantageuse en raison de l'expérience de l'entreprise dans le domaine et de la grande répétabilité de leurs procédés industriels.

Le présent projet consiste en la réalisation d'un prototype de récepteur QPSK à conversion directe à base de SP en technologie MMIC sur GaAs opérant dans la bande non-réglémentée Industrielle-Scientifique-Médicale (ISM) de 5,8 GHz tout en reproduisant ou améliorant les performances obtenues par des circuits MHMIC. Les performances à maintenir par rapport aux prototypes précédents sont un débit de données rapide (environ 40 Mb/s), une bonne isolation entre les deux ports d'entrée et une courbe du taux d'erreur binaire (BER) en fonction du bruit très près de la courbe théorique. Le récepteur doit être de type matériel ("hardware-receiver") pour éviter la complexité reliée au traitement numérique des signaux. Ceci a pour conséquence de limiter le récepteur à la modulation QPSK alors que l'architecture peut, théoriquement, accommoder des modulations de phase plus complexes mais permet de le simplifier par une conception entièrement analogique. Puisqu'aucune fabrication de circuits SP en MMIC n'a été faite au Poly-Grames, ce travail vise également à investiguer la compatibilité du SP et de son architecture avec la technologie MMIC. Les chapitres 2 et 3 illustrent d'ailleurs l'impact important de la fréquence d'opération sur la conception du SP. De plus, il est souhaité d'augmenter le niveau d'intégration du SP. Les détecteurs sont donc fabriqués à même le circuit intégré alors qu'ils étaient auparavant externes. Ceci permet d'éviter les connexions haute fréquence de sorties. Puisque cette fabrication est la première avec cette fonderie, une certaine

inquiétude quant à la fidélité des performances réelles face aux modèles fournis a motivé l'exclusion volontaire de tout transistor du premier (et dernier) prototype. Ceci permet d'éviter les complications liées à la polarisation et la caractérisation de ces dispositifs. Le dernier objectif principal concernant le prototype consiste à maximiser sa largeur de bande d'opération. Le chapitre 4 présente le récepteur, le banc de mesure et donne quelques résultats sur les performances obtenues. Finalement, un objectif secondaire consiste à étudier le problème de récupération de la porteuse au niveau du récepteur puisque les avantages de son architecture pour plusieurs types de modulation de phase ne correspondent pas clairement aux techniques de récupération actuelles. Par exemple, le SP permet d'éliminer les mélangeurs du récepteur alors que la majorité des méthodes de récupération utilisent cet élément. Le chapitre 5 porte sur ce sujet.

CHAPITRE 1

INTRODUCTION ET RAPPEL DES CONCEPTS

Ce premier chapitre a pour but d'introduire ou rappeler quelques concepts nécessaires à la compréhension du présent mémoire.

1.1 Rappel sur la modulation M-PSK

La modulation consiste essentiellement à modifier les propriétés (amplitude, phase ou fréquence) d'une porteuse. Le M-PSK est une modulation numérique qui modifie la phase d'une porteuse selon "M" états de phase distincts. Ce type de signal a pour propriété une amplitude constante et une largeur de bande infinie si aucun filtrage n'est appliqué. Dans les systèmes de communication réels, les données numériques sont généralement filtrées avant la modulation pour diminuer le débordement spectral, mais cette analyse dépasse l'objectif de cette introduction. Un signal M-PSK peut se décrire mathématiquement par

$$\begin{aligned} s(t) &= A \cos[\omega_c t + \theta_n] \\ \theta_n &= \frac{2\pi(n-1)}{M}, \quad \text{où } n = 1, 2, \dots, M \end{aligned} \tag{1.1}$$

La séparation entre les états de phase adjacents est alors de $2\pi/M$. Par exemple, pour le 4-PSK (QPSK) la séparation est de $\pi/2$ alors qu'elle est de $\pi/4$ pour le 8-PSK. Une méthode souvent utilisée pour la représentation de ces signaux est le diagramme polaire par l'entremise de phaseurs dont les pointes représentent la constellation. Tel qu'illustré à la figure 1.1, le module du phaseur représente l'amplitude du signal et son angle l'état de phase. Puisqu'un signal M-PSK est d'amplitude constante, les différents états se situent sur un seul cercle. Les pointillés de la figure 1.1 indiquent les seuils de décision des différents états. Le récepteur doit donc déterminer lequel

des états se situe à l'intérieur de la limite de $\pm\pi/M$ par rapport à la phase reçue et associer le symbole correspondant.




FIG. 1.1: Quelques constellations PSK : a) M=2 (BPSK), b) M=4 (QPSK), c) M=8

Une autre méthode pour représenter la modulation M-PSK et les autres modulations de phase similaires est la représentation par signaux en quadrature. En effet, l'utilisation d'expansions trigonométriques permet de ré-écrire l'équation 1.1 de la façon suivante :

$$s(t) = A[p_n \cos \omega_c t + q_n \sin \omega_c t] \quad (1.2)$$

où $p_n = \cos \theta_n$ et $q_n = \sin \theta_n$. Puisque les termes en $\cos \omega_c t$ et $\sin \omega_c t$ sont orthogonaux dans un diagramme de phaseurs, ils sont dit en quadrature. Le coefficient p_n est alors représenté sur l'axe horizontal et est appelé *in-phase* (en phase) ou *I* alors que q_n représente l'axe vertical et s'appelle le signal *quadrature* ou *Q*.

Le spectre de la porteuse pour des données numériques aléatoires s'exprime par

$$S(f) = A^2 T \left(\frac{\sin[(f - f_c)\pi T]}{(f - f_c)\pi T} \right)^2 \quad (1.3)$$

où f est la fréquence de symbole, f_c la fréquence de la porteuse et T la période de

symbole. La figure 1.2 illustre la forme caractéristique de trois spectres PSK générés par des données aléatoires où l'ordonnée correspond à la fréquence de la porteuse.




FIG. 1.2: Spectres PSK pour un taux de données constant ($M=2,4,8$ et $f_c = 0$)

Un paramètre important des modulations numériques est la probabilité d'erreur. Elle permet de comparer les différents types de modulation entre elles, elle est fonction du rapport signal sur bruit (S/N) et elle assume un canal ajoutant un bruit blanc gaussien. Pour faciliter la comparaison des modulations et récepteurs, le S/N est habituellement exprimé en fonction de l'énergie par bit (E_b), de la densité spectrale du bruit (N_0), de temps de symbole (T) et de la largeur de bande du système (B) par la relation

$$\frac{S}{N} = \frac{E_s/T}{N_0 B} = \frac{E_b \log_2(M)/T}{N_0 B} \quad (1.4)$$

Cette dernière relation est valide pour les cas théorique et pratique puisqu'elle tient compte de la largeur de bande du récepteur et non de la largeur de bande minimale

de Nyquist ($B=1/2T$). La probabilité d'erreur du QPSK est donnée par

$$P(e) = 2 \operatorname{erfc} \sqrt{\frac{E_s}{N_0}} \left(1 - \frac{1}{4} \operatorname{erfc} \sqrt{\frac{E_s}{N_0}}\right) \quad (1.5)$$

et le bruit entraîne une erreur si la phase détectée au récepteur sort de la région délimitée par

$$\theta_n - \frac{\pi}{4} \leq \phi < \theta_n + \frac{\pi}{4} \quad (1.6)$$

Puisqu'une probabilité ne peut être mesurée, il est nécessaire d'introduire un paramètre équivalent permettant la comparaison des systèmes par mesures : le taux d'erreur (BER). En théorie, une erreur survient si le récepteur détecte un des $M - 1$ symboles autre que celui transmis. Cependant, dans le cas du PSK, un état adjacent est beaucoup plus probable d'être retenu. De plus, puisque le code Gray est normalement utilisé pour ce type de modulation (les états adjacents ne varient que d'un seul bit), il est plus probable qu'un seul bit ne soit erroné. Donc pour les rapports S/N élevés,

$$BER \approx \frac{P(e)}{\log_2 M} \quad (1.7)$$

1.2 Récepteurs à conversion directe et superhétérodyne

La grande majorité des récepteurs numériques sont conçus selon une architecture dite "superhétérodyne" (SH) en raison de sa sensibilité et sa sélectivité. Récemment, de nouveaux objectifs de conception tels un faible coût, une faible dissipation de puissance et une réduction des dimensions physiques des récepteurs RF a fait renaître une autre architecture ayant auparavant échouées'étant révélée peu pratique auparavant : la conversion directe (CD)[2]. Le regain d'intérêt pour la CD s'explique premièrement par une plus grande facilité d'intégration que l'architecture SH. Deuxièmement, il est maintenant possible de supprimer ou contrôler certains désavantages que présente cette architecture par rapport à l'architecture SH avec les circuits intégrés.

Pour bien illustrer les avantages de la CD, il est d'abord nécessaire de résumer le fonctionnement de l'architecture SH.




FIG. 1.3: Architecture de récepteurs : a) Superhétérodyne, b) Conversion directe

Tel qu'illustré à la figure 1.3a, le signal RF est d'abord filtré, amplifié et amené à une fréquence intermédiaire par un premier oscillateur local. Généralement cette conversion en fréquence est réalisée par plus d'un étage mais un seul est ici considéré pour ne pas alourdir inutilement l'analyse. Le signal est ensuite filtré et normalement amplifié (non-illustré) avant d'être amené en bande de base pour être démodulé. L'amplification à la fréquence intermédiaire requiert une polarisation et un filtrage additionnel augmentant la dissipation de puissance du récepteur. Un autre problème est le signal image d'entrée se trouvant à $\omega_{RF} - 2\omega_{IF}$. Cette image doit être filtrée

puisqu'elle se superposera au signal désiré à la sortie du premier mélangeur à la fréquence $\omega_{IF} = \omega_{LO} - \omega_{RF}$. Cette opération requiert un filtre RF analogique très sélectif (et très dispendieux) difficiles, sinon impossibles, à implanter avec les technologies de fabrication de circuits intégrés actuelles. Les récepteurs utilisent donc des filtres externes tel un filtre à ondes acoustiques de surface (SAW) et plusieurs étages IF pour diminuer les contraintes de filtrage au prix d'une complexité accrue.

La CD ou sous une autre appellation, la conversion homodyne¹, est une approche plus naturelle pour ramener un signal en bande de base. En fait, elle est similaire à l'architecture SH si l'on modifie le schéma de cette dernière pour une fréquence IF nulle. Malgré cette similitude, la conception et la réalisation du récepteur sont très différentes. Premièrement, l'étage IF est éliminé et remplacé par un filtrage en bande de base normalement de type passe-bas, ce qui permet d'éliminer les filtres SAW. Deuxièmement, l'image n'est plus un problème puisqu'il n'y a plus de fréquence intermédiaire. Finalement, le récepteur peut être intégré en entier éliminant ainsi les composants externes requis dans l'architecture SH. Par contre, la CD présente quelques faiblesses moins critiques ou inexistantes dans l'architecture SH. Parmi celles-ci, la distorsion de deuxième ordre et le débalancement des signaux IQ ne sont pas traités en détail puisque de bonnes techniques de conception peuvent les rendre négligeables assez facilement comparativement aux autres problèmes. La distorsion de deuxième ordre reste cependant problématique pour les applications où un fort signal de perturbation peut être envoyé au récepteur pour le rendre inopérant, mais cette situation n'est pas considérée. En bref, la distorsion de deuxième ordre peut se produire au niveau du LNA et des mélangeurs et produit un battement à très basse fréquence des signaux en bande de base. Le débalancement des signaux IQ, quant à lui, se traduit en une constellation en bande de base non-symétrique et peut

¹Un récepteur à CD est dit homodyne lorsque son oscillateur local est synchronisé en phase avec le signal RF reçu.

potentiellement accroître le BER. Les sous-sections suivantes traitent avec plus de détails des autres faiblesses importantes de la CD.

1.2.1 Décalage CC

Un récepteur à conversion directe convertit directement le signal modulé en un signal en bande de base incluant le CC (fréquence nulle). La présence d'une tension de décalage CC une fois en bande de base peut donc corrompre les données ou saturer les étages subséquents diminuant la plage dynamique du récepteur. Le décalage CC origine de plusieurs phénomènes que peut illustrer la figure 1.3. Premièrement, l'isolation entre les ports d'un mélangeur est imparfaite. Une certaine portion du signal LO se mélange donc avec lui-même ce qui produit une tension CC. De plus, un signal provenant de l'oscillateur local (LO) peut fuir vers l'entrée du LNA ou tout simplement à l'espace libre et retourner à l'antenne suite à une réflexion par un obstacle quelconque. Ce phénomène peut, par exemple, résulter d'un couplage capacitif ou d'un couplage par le substrat si les composants sont intégrés sur une même puce. Un effet identique peut être produit à l'inverse par une forte interférence amplifiée par le LNA et se couplant à la seconde entrée du mélangeur. Le problème du décalage CC est important puisqu'il peut varier dans le temps, être fonction de l'environnement du récepteur et implique des tensions dépassant largement le niveau du signal d'intérêt à la sortie des mélangeurs.

Il est possible de résoudre ce problème par plusieurs méthodes. La méthode la plus simple est le *couplage CA* (filtrage passe-haut) des signaux à la sortie des mélangeurs. Par contre, certaines modulations dont le QPSK ont une composante spectrale en CC lorsqu'ils sont générés par des données pseudo-aléatoires. À cet effet, une étude par simulations indique que la dégradation causée par un filtrage passe-haut à fréquence de coupure inférieure à 0,1% du taux de données est négligeable [37], mais entraîne l'utilisation de grandes capacités et peut impliquer la perte de données lorsque la transmission est interrompue momentanément. Une autre méthode est l'*annulation*.

Le décalage CC peut en effet être détecté et compensé dans le temps. Cette solution est idéale pour les systèmes de communication par salves puisque le décalage CC peut être détecté lors d'un "silence". Le principal problème de cette méthode est qu'il est possible que des interférences s'ajoutent au niveau CC lors de la détection.

1.2.2 Bruit de scintillement ("flicker noise")

Le bruit $1/f$ ou bruit de scintillement est un phénomène de bruit intrinsèque aux dispositifs semiconducteurs. Tel que suggéré par sa définition, la densité spectrale du bruit de ces dispositifs varie proportionnellement à l'inverse de la fréquence. Or, un récepteur à CD convertit immédiatement le signal modulé en bande de base aux environs du CC. Le bruit de scintillement est donc plus élevé et affecte d'autant plus le récepteur qu'il sera amplifié par les amplificateurs en bande de base. Le récepteur SH est moins sujet à cette interférence car une bonne partie de l'amplification est réalisée en fréquence intermédiaire où le niveau de bruit $1/f$ est normalement inférieur.

1.2.3 Fuites de l'oscillateur local

Les fuites de l'oscillateur local ne provoquent pas uniquement un décalage CC. L'émission du signal LO par l'intermédiaire d'un couplage à l'antenne génère une interférence pour les autres récepteurs. Le problème est moins sévère pour les récepteurs SH puisque la fréquence de leur oscillateur local est normalement à l'extérieur de la bande de réception. Une attention particulière pour minimiser le couplage à l'antenne est donc essentielle.

1.3 Le discriminateur de phase six-port et la modulation QPSK

Le six-port (SP) est un circuit passif originalement utilisé pour la mesure de circuits micro-ondes. Introduit au départ au domaine micro-ondes par Engen en 1977 [9] pour mesurer les paramètres S, il a depuis évolué sous différentes formes et

diverses applications allant de la réflectométrie aux récepteurs radar et numérique. Tel que son nom l'indique, le SP est un réseau de lignes de transmission originalement composé de six ports d'entrée-sortie. Il est cependant plus approprié de référer au principe SP puisque l'on retrouve d'autres versions avec un nombre réduit de ports mais fonctionnant selon le même principe. Le principe ou la technique de mesure par SP consiste à établir différentes relations de phases et d'amplitudes entre deux signaux : un signal inconnu et une référence (connue) où chacune des sorties du circuit se distingue habituellement par sa propre relation de phase. Le niveau RF aux sorties est ensuite mesuré par des détecteurs RF et les valeurs ainsi obtenues sont reliées aux caractéristiques du signal inconnu par une équation mathématique dont les coefficients ont été obtenus par une précédente étape de calibration. La calibration varie selon l'application et a fait l'objet de plusieurs travaux au Poly-Grames [15] et ailleurs . Les SP sont réalisés principalement sous deux formes : l'anneau ou un agencement de coupleurs (figure 1.4). L'anneau est la forme la plus simple où tous les ports sont placés sur un anneau commun et les ports de sortie séparés des deux ports d'entrée par les distances l_{i1} et l_{i2} introduisant un déphasage unique, fonction de la longueur d'onde guidée. Un tel circuit est évidemment très sélectif en fréquence. L'agencement de coupleurs permet de réaliser un SP moins sélectif mais complique quelque peu sa conception. Les diverses relations de phase sont alors obtenues en déphasant distinctement, par les coupleurs, les deux signaux d'entrée de sorte que chaque sortie ait une relation de phase unique. Peu importe la forme (anneau ou coupleur), les deux ports d'entrée sont normalement positionnés pour être isolés l'un de l'autre.

De nombreux travaux de recherche sur les SP et leurs applications ont été réalisés au Poly-Grames par le professeur Bosio dès les années 1980 [28]. En 1994, le circuit SP est pour la première fois proposé pour la démodulation numérique [26, 27], une application qui a depuis été un important moteur de recherche. En 2000, l'architecture du SP a été revue et simplifiée pour ne discriminer que la phase [51]. Cette




FIG. 1.4: Formes de réalisation des SP : a) anneau, b) coupleurs (Polytel)

nouvelle architecture, nommée *Polytel* et illustrée par la figure 1.4b, comporte trois coupleurs hybrides et un diviseur de puissance Wilkinson. Le SP *Polytel* est plus approprié pour les récepteurs numériques PSK et ne nécessite pas obligatoirement l'obtention de coefficients par une technique de calibration quelconque à condition que le signal à démoduler et le signal de référence (LO) soient de même puissance.

$$[S]_{Hyb.} = \begin{pmatrix} 0 & -j/\sqrt{2} & -1/\sqrt{2} & 0 \\ -j/\sqrt{2} & 0 & 0 & -1/\sqrt{2} \\ -1/\sqrt{2} & 0 & 0 & -j/\sqrt{2} \\ 0 & -1/\sqrt{2} & -j/\sqrt{2} & 0 \end{pmatrix} \quad (1.8)$$

$$[S]_{Wil.} = \begin{pmatrix} 0 & -j/\sqrt{2} & -j/\sqrt{2} \\ -j/\sqrt{2} & 0 & 0 \\ -j/\sqrt{2} & 0 & 0 \end{pmatrix} \quad (1.9)$$

En supposant des coupleurs hybrides et Wilkinson sans perte représentés à leur fréquence centrale par les matrices S 1.8 et 1.9 respectivement, on peut calculer les

paramètres S du SP et obtenir :

$$[S]_{SP} = \begin{pmatrix} 0 & -1/2 & j/2 & 1/2 & j/2 & 0 \\ -1/2 & 0 & 0 & 0 & 0 & j/2 \\ j/2 & 0 & 0 & 0 & 0 & -1/2 \\ 1/2 & 0 & 0 & 0 & 0 & -1/2 \\ j/2 & 0 & 0 & 0 & 0 & j/2 \\ 0 & j/2 & -1/2 & -1/2 & j/2 & 0 \end{pmatrix} \quad (1.10)$$

Pour discriminer la phase, les signaux à comparer sont appliqués au SP par les ports 1 et 6 alors que les ports 2 à 5 sont les sorties. Puisque le but ultime est la conception d'un récepteur, le port 1 recevra le signal modulé et est nommé RF alors que le port 6 recevra le signal provenant d'un oscillateur local et porte le nom LO. Supposons deux signaux d'entrée de même fréquence décrits par

$$S_{RF} = A \cos(\omega t + \theta_{RF}) = \Re [A e^{j\theta_{RF}} e^{j\omega t}] \quad (1.11)$$

$$S_{LO} = B \cos(\omega t + \theta_{LO}) = \Re [B e^{j\theta_{LO}} e^{j\omega t}] \quad (1.12)$$

où les angles θ représentent l'état de phase du signal à l'entrée du SP. La notation par phaseurs est utilisée et le terme en $e^{j\omega t}$ par la suite supprimé par souci de simplicité. Puisque les ports RF et LO sont isolés ($S_{16} = 0$), ces signaux se propageront uniquement aux sorties du SP où il se superposeront mais selon des relations de phases uniques. Les signaux sortant aux ports 2 à 5 se décrivent par

$$b_i = S_{RF} S_{i1} + S_{LO} S_{i6} = \frac{A}{2} e^{j\Delta\phi_i} + \frac{B}{2} \quad (1.13)$$

$$\Delta\phi_i = \phi_{RF} - \phi_{LO} + \angle S_{i1} - \angle S_{i6}, \quad i = 2, 3, 4, 5 \quad (1.14)$$

où S_{RF} est ré-exprimé relativement au signal de référence (LO). L'amplitude du

signal résultant, proportionnel à la puissance, est alors donné par

$$|b_i| = \sqrt{\left(\frac{A}{2}\right)^2 + \left(\frac{B}{2}\right)^2 + \frac{AB}{2} \cos \Delta\phi_i} \quad (1.15)$$

Si les deux signaux d'entrée sont de même puissance ($A = B$), que le signal S_{RF} est modulé QPSK et que $\phi_{RF} - \phi_{LO} = n\pi/2$ où n est un entier entre 0 et 3 représentant l'état de modulation, l'équation 1.15 se simplifie pour donner

$$|b_i| = \frac{A}{\sqrt{2}} \sqrt{\left[1 + \cos\left(\frac{n\pi}{2} + \angle S_{i1} - \angle S_{i6}\right)\right]}, \quad n = 0, 1, 2, 3; \quad i = 2, 3, 4, 5 \quad (1.16)$$

L'équation 1.16 exprime alors l'ensemble des amplitudes possibles aux sorties du SP selon les conditions mentionnées. Le tableau 1.1 illustre les amplitudes aux quatre ports selon l'état de modulation n . On constate qu'il est possible de démoduler un signal QPSK par une simple lecture de puissance en détectant un minima ou un maxima à l'un des ports de sortie sans passer par les signaux intermédiaires habituels IQ. Cette détection des états peut se faire par traitement de signal analogique en raison de sa simplicité ou par l'utilisation de convertisseurs analogique-numérique jumelés à un DSP pour les modulations plus complexes. Un récepteur à base de SP

TAB. 1.1: Amplitudes aux quatre ports de sortie selon l'état de modulation

État (n)	Port 2	Port 3	Port 4	Port 5
0	$A/\sqrt{2}$	$A/\sqrt{2}$	0	A
1	0	A	$A/\sqrt{2}$	$A/\sqrt{2}$
2	$A/\sqrt{2}$	$A/\sqrt{2}$	A	0
3	A	0	$A/\sqrt{2}$	$A/\sqrt{2}$

est donc de type CD et aura essentiellement les mêmes avantages et inconvénients énoncés plus tôt à l'exception du débalancement des signaux classiques IQ puisque ces derniers sont absents et ne peuvent être générés qu'artificiellement. En effet, le détecteur RF génère facilement un décalage CC puisque toute puissance RF à

son entrée et dans sa bande d'opération sera convertie à la sortie. Par exemple, un décalage CC est généré dans le cas où les deux signaux atteignant le détecteur ne sont pas de puissance identique ce qui rend impossible l'annulation illustrée au tableau 1.1. Ces problèmes appliqués au récepteur SP ne seront pas traités dans ce mémoire mais ont déjà fait l'objet de travaux au Poly-Grames [48, 49].

D'autres architectures de SP ont aussi été analysées dans le but de sélectionner une architecture propice à l'intégration [1]. Cependant des simulations indiquent qu'aucune ne permet de surpasser l'isolation RF-LO obtenue par l'architecture présentée en utilisant que des éléments passifs. L'utilisation d'éléments actifs permettrait d'autres architectures plus compactes mais cela dépasse les objectifs énoncés.

La figure 1.5 illustre l'architecture de base d'un récepteur à CD à base de SP avec traitement de signal analogique où les blocs ombragés sont réservés pour une seconde étape de fabrication. Le module MMIC contient le SP et ses détecteurs alors que le circuit en bande de base interprète les niveaux CC détectés et y associe le symbole correspondant.




FIG. 1.5: Schémas bloc d'un récepteur SP

CHAPITRE 2

LE SIX-PORT DISCRET

Au chapitre précédent, le six-port a été introduit et son comportement lorsque soumis à un signal modulé en phase a été présenté. Originellement, le six-port étant utilisé dans les bandes de fréquences micro-ondes (ou millimétriques), celui-ci est réalisé sous forme planaire à l'aide de lignes de transmission. Cependant, ce type de réalisation peut s'avérer peu pratique, volumineux et surtout très coûteux selon la technologie de fabrication utilisée et la fréquence d'opération. En effet, les dimensions d'un six-port réalisé à l'aide de lignes de transmission varient à l'inverse de sa fréquence d'opération alors que les coûts de fabrication augmentent généralement avec la superficie du circuit. Pour cette étude, l'objectif est d'intégrer le six-port en technologie MMIC sur GaAs pour une bande d'opération ISM allant de 5,725 GHz à 5,85 GHz. De plus, par soucis d'uniformité et d'efficacité, les fonderies réalisant ce type de circuit imposent une limite quant à la dimension maximale de ceux-ci. Cette limite peut être justifiée par les contraintes au niveau des équipements de fabrication, par des aspects économiques ou simplement pour maintenir un haut taux de succès de fabrication. En effet, les gaufres, sorte de matière première pour la fabrication de circuits intégrés, présentent des défauts locaux ayant surtout un impact important lors de la réalisation de circuits actifs. Or, la probabilité de rencontrer l'une de ces défauts augmente avec l'accroissement du nombre de transistors ou des dimensions du circuit. À titre d'exemple, la fabrication du prototype d'un circuit chez *Triquint Semiconductor* a pour dimensions maximales 4 mm X 4 mm et coûte présentement 29 900 USD pour un procédé 0,25- μ m pHEMT. On peut donc rapidement constater l'importance de minimiser les dimensions du circuit. C'est ce que permettra l'utilisation d'éléments discrets.

Tel qu'illustré par la figure 2.1, les lignes de transmission peuvent être modélisées




FIG. 2.1: Modèle d'une ligne de transmission ; a) ligne micro-ruban, b) modèle équivalent

par des éléments discrets. On peut donc porter les structures distribuées au domaine discret pour réaliser le même comportement, mais les différences au niveau des parasites imposent certaines limites. Quelles sont les implications de l'utilisation de ces éléments discrets dans la conception d'un six-port ? Quelles sont les contraintes au niveau de sa réalisation ? De quelle façon peut-on porter les structures réalisées par des éléments distribués dans le domaine discret ? C'est à ces questions que répondra ce chapitre.

2.1 Les éléments RLC

Les lignes de transmission sont modélisées en utilisant des éléments idéaux, ce qui n'est en fait qu'un artifice nous permettant une analyse mathématique simplifiée. Ou, selon un autre point de vue, les éléments discrets de cette modélisation ne sont que l'expression des parasites de la ligne de transmission. Or, les éléments discrets réels ont aussi leurs propres parasites influençant plus ou moins leur comportement selon la fréquence à laquelle ils sont utilisés. Ils peuvent être raisonnablement bien caractérisés sous forme de pertes et de fréquence de résonance. La fréquence de résonance d'un élément est la fréquence où il se produit un changement au niveau de la nature de son comportement. Par exemple lorsqu'une inductance se comporte telle

un condensateur. Les éléments discrets présentent normalement davantage de pertes que les lignes de transmission. Il est donc raisonnable de penser que la réalisation d'un six-port en éléments discrets présentera davantage de pertes qu'une réalisation équivalente sous forme d'éléments distribués ou de lignes de transmission. Il est cependant difficile de quantifier l'augmentation des pertes hors du contexte réel de ces éléments.

Il existe aussi une importante relation entre la fréquence de résonance et la valeur nominale de l'élément. En effet, la fréquence de résonance tend à décroître avec l'augmentation de la valeur nominale. Par exemple, une inductance de 5 nH entrera en résonance à une fréquence considérablement plus basse qu'une autre de 0,5 nH. On peut observer le même comportement, quoique moins prononcé, au niveau des condensateurs. En transposant cette réalité au six-port, on constate qu'il doit y avoir un certain compromis entre la fréquence d'opération et la valeur nominale des éléments discrets obtenus par calculs. En effet, un calcul pour une fréquence d'opération donnée pourrait signifier la réalisation d'un élément opéré au delà de sa fréquence de résonance, ce qui rend toute réalisation discrète impossible pour ce cas particulier. Ici sont présentés les modèles utilisés pour la caractérisation des éléments discrets. Par souci d'uniformité avec les chapitres ultérieurs, ces modèles sont équivalents à ceux utilisés par *Triquint Semiconductor* (TQT).




FIG. 2.2: Modèle d'une inductance série

La figure 2.2 illustre un modèle simple d'une inductance. L'élément inductif est normalement de l'ordre du nH et les condensateurs de l'ordre du fF. L'élément résistif

est, quand à lui, fonction du nombre de tours, de la dimension de l'inductance mais aussi de la fréquence bien que le modèle ne tienne pas compte de ce dernier paramètre. L'inductance est normalement l'élément discret présentant le plus de pertes. En plus d'être très sensible au couplage et très volumineux, cet élément présente une très forte relation entre la fréquence de résonance et sa valeur nominale. En effet, l'inductance est potentiellement l'élément le plus susceptible d'influencer négativement les performances d'un six-port discret ou même de rendre impossible sa réalisation. Il serait donc judicieux de minimiser leur nombre et leur valeur nominale. L'inductance est aussi plus complexe à réaliser au niveau du dessin ("layout"). Normalement réalisée à l'aide d'une fine ligne de transmission en spirale, il est difficile d'établir une relation précise entre le nombre de tours, les différents espacements et la valeur nominale obtenue et ce, même par l'utilisation de logiciels de simulation sophistiqués tel ADS-Momentum et HFSS.

Voici un exemple illustrant les différences pouvant survenir entre les résultats obtenus par simulation sous ADS-Momentum et les résultats mesurés après la fabrication de l'inductance. La simulation a été réalisée en utilisant les paramètres physiques de la fonderie au niveau des différentes couches composant une inductance de deux tours (ou 9 segments) définie par TQT pour une valeur nominale de 0,75 nH (l'élément inductif dans le modèle à la figure 2.2). Pour une raison de simplicité, quelques couches secondaires ont été retirées pour ne conserver que les couches conductrices et les couches diélectriques essentielles. Les résultats de simulation et de mesure sont ensuite interprétés en ne considérant que les sous-éléments résistifs et inductifs de l'inductance à l'aide d'une conversion des paramètres S du réseau à deux ports vers le paramètre B (ABCD). En d'autres termes, le réseau à deux ports a été considéré tel une impédance série Z composée de deux éléments, soit une résistance et une inductance série. L'inductance s'exprime donc par

$$L(f) = \Im\left\{\frac{Z(\omega)}{2\pi f}\right\} \quad (2.1)$$

où

$$Z(\omega) = Z_0 \frac{[1 + S_{11}(\omega)][1 + S_{22}(\omega)] - S_{12}(\omega)S_{21}(\omega)}{2S_{21}(\omega)}. \quad (2.2)$$




FIG. 2.3: Comparaison entre les résultats simulés (ADS-Momentum) et mesurés d'une inductance MMIC

On constate à la figure 2.3 que la précision de la simulation, bien qu'acceptable considérant la complexité du problème, reste insuffisante pour la précision requise à la construction d'un six-port discret. Ceci implique donc la construction d'une librairie d'inductances où chacune est associée à un fichier de mesure. Cette approche peut devenir très laborieuse selon la base des variations de fabrication que l'on désire prendre en compte (ie. gaufre-gaufre, cycle-cycle, etc). L'écart entre les résultats simulés et mesurés peut être justifié par la difficulté de réaliser un modèle simulable entièrement fidèle à chacune des couches de sorte que leurs propriétés et l'interaction entre elles se rapprochent davantage de la réalité. On constate également que

la fréquence de résonance se situe au delà de 30 GHz ce qui se justifie par la faible valeur nominale de l'inductance utilisée pour cet exemple.

En plus des difficultés de simulation, il est relativement ardu de faire la conception d'inductances sous ces logiciels puisque celles-ci doivent être simulées par une méthode essai-erreur, l'optimisation étant très limitée pour ce type de simulation physique. Les simulations sont donc longues et le temps requis pour la modification des dessins considérable. Pour limiter l'effort de conception, évaluer l'effet de chaque dimension ou du moins fournir des dimensions de départ, un fichier "script" simple a été réalisé sous le logiciel MATLAB. Celui-ci permet de fournir une prédiction de la valeur nominale de l'inductance en fonction de ses dimensions. La méthode est basée sur le calcul de l'inductance mutuelle des différents segments de l'inductance spirale-carrée et a été inspirée de l'article en [19]. Puisqu'il s'agit d'une implantation statique, le logiciel n'est cependant pas en mesure de prédire la fréquence de résonance. À titre d'exemple, la figure 2.4 illustre le résultat de calculs réalisés en variant le nombre de tours et les dimensions de l'inductance en tenant compte de la plage de variation de la valeur nominale entraînée par les variations au niveau du procédé de fabrication de circuits sur GaAs de TQT. Les marges d'erreur illustrées à la figure ont été calculées en sachant que le procédé utilisé pour la fabrication (MMW) présente des variations au niveau de la largeur des lignes de l'ordre de $\pm 1,5 \mu\text{m}$ dû à la photolithographie et de $1,25 \mu\text{m}$ dû l'alignement. On remarque d'ailleurs que la valeur nominale L selon les dimensions de l'inductance définie précédemment (figure 2.3) est très près de 0,75 nH bien que la largeur de ligne W soit légèrement modifiée de $12 \mu\text{m}$ à $10 \mu\text{m}$.

Les figures 2.5 et 2.6 représentent deux modèles pour une capacité MIM (Métal-Isolant-Métal) selon qu'elle se trouve en configuration série ou parallèle. On remarque que ces modèles sont beaucoup plus près de la réalisation physique de la capacité. Cela s'explique par le fait que les capacités sont plus simples à caractériser en fonction de leurs dimensions. Les pertes d'un tel élément sont moins élevées et presque




FIG. 2.4: Inductance en fonction du nombre de segments (Z) et de la longueur du premier segment ($L1$)

négligeable face à celles d'une inductance à certaines fréquences assez basses. La valeur de la capacité est principalement fonction de sa surface et il est facile d'y inclure l'effet capacitif ajouté de structures secondaires nécessaires à sa fabrication tel les ponts aériens. Il est donc possible de prédire la valeur nominale de la capacité de façon relativement précise à l'aide de données sur la fonderie. Les fonderies fournissent généralement les paramètres nécessaires au calcul de la capacité. À titre indicatif, la valeur nominale des capacités est de l'ordre du pF et la résistance parasite de l'ordre de 100 mΩ. En ce qui concerne la figure 2.6, on remarque l'ajout d'une inductance et d'une résistance parasite juste au-dessus de la mise à la terre. Ces parasites sont dues à la présence d'un via sous la plaque inférieure de la capacité parallèle. La valeur de ces parasites est fonction de la dimension et du type de via (plaqué ou non). Dans le cas d'un via de 50 μm de diamètre, la résistance de celui-ci est de l'ordre de 20 mΩ




FIG. 2.5: Modèle de la capacité série

alors que l'inductance est d'environ 0,01 nH. De plus amples détails sur les capacités seront fournis dans un chapitre ultérieur.

Le dernier élément discret est évidemment la résistance. Les parasites de cet élément ne présentent qu'un effet négligeable au niveau de la technologie de fabrication envisagée et de la fréquence d'opération. En technologie MMIC, la résistance est normalement réalisée à l'aide d'un film épais ("Thick film resistor") de nitrure de tantale (TaN) ou de nichrome (NiCr) et sa valeur est fonction du rapport largeur/longueur de ce film. Cet élément pourrait donc être considéré tel une résistance idéale dans le cadre de cette étude. Par soucis de rigueur et pour inclure les paramètres des couches entrant dans sa fabrication, le modèle de la figure 2.7 est utilisé. La boîte centrale représente le film épais responsable de l'effet résistif alors que les boîtes de chaque côté représentent des structures de contact. Les structures de contact peuvent aussi contribuer à la résistance selon leur composition.

2.2 Le déphaseur

La modification de la phase d'un signal par l'utilisation d'éléments distribués se fait habituellement en utilisant une ligne de transmission de longueur bien définie.




FIG. 2.6: Modèle de la capacité parallèle

Le déphasement est alors fonction de la fréquence du signal et, dans le cas d'une ligne de transmission de type micro-ruban, s'exprime par

$$\phi = \beta l = \sqrt{\epsilon_e} \kappa_0 l \quad (2.3)$$

où

$$\kappa_0 = \frac{2\pi f}{c},$$

c est la vitesse de la lumière et ϵ_e est la constante diélectrique effective. À basse fréquence cette méthode est utile pour générer de petits déphasages, mais s'avère très peu efficace en terme des dimensions requises pour des déphasages plus importants. Il est possible de réaliser le même type de fonction par des circuits simples composés d'éléments discrets. La figure 2.8 illustre quatre configurations de base d'un tel déphaseur utilisant des éléments passifs.




FIG. 2.7: Modèle de la résistance série

2.2.1 Configurations A et C

En supposant des impédances caractéristiques d'entrée et de sortie identiques ($Z_{01} = Z_{02}$) nous avons $C_1 = C_2 = C$ et le circuit A (figure 2.8) s'exprime en paramètres de transmission telle l'équation 2.4.

$$\begin{aligned}
 \begin{pmatrix} A & B \\ C & D \end{pmatrix} &= \begin{pmatrix} 1 & 0 \\ Y_C & 1 \end{pmatrix} \cdot \begin{pmatrix} 1 & Z_L \\ 0 & 1 \end{pmatrix} \cdot \begin{pmatrix} 1 & 0 \\ Y_C & 1 \end{pmatrix} \\
 &= \begin{pmatrix} 1 + Z_L Y_C & Z_L \\ Z_L Y_C^2 + 2Y_C & Z_L Y_C + 1 \end{pmatrix}
 \end{aligned} \tag{2.4}$$




FIG. 2.8: Déphaseurs de base en éléments discrets

Sachant que

$$S_{11} = \frac{A + B/Z_0 - CZ_0 - D}{A + B/Z_0 + CZ_0 + D} \quad (2.5)$$

$$S_{21} = \frac{2}{A + B/Z_0 + CZ_0 + D} \quad (2.6)$$

$$Z_L = jX_L \quad (2.7)$$

$$Y_C = jB_C \quad (2.8)$$

et en appliquant les conditions $S_{11} = 0$ et $\phi = \arg(S_{21})$, on obtient la valeur des composants L et C par la solution du système d'équation suivant :

$$Z_0 X_L B_C^2 - 2Z_0 B_C + X_L/Z_0 = 0 \quad (2.9)$$

$$-\arctan\left(\frac{1}{2} \frac{X_L/Z_0 + 2Z_0 B_C - Z_0 X_L B_C^2}{1 - X_L B_C}\right) = \phi \quad (2.10)$$

Ce type de réseau permet l'obtention d'une phase de 0 à -90° sans trop d'atténuation. Par exemple, la solution du réseau d'équation pour une impédance caractéris-

tique $Z_0 = 50\Omega$ et une phase de -90° à une fréquence de 5,8 GHz donne

$$\begin{aligned} B_C = \frac{1}{Z_0} &\Rightarrow C = 0,5488 \text{ pF} \\ X_L = Z_0 &\Rightarrow L = 1,372 \text{ nH} . \end{aligned} \quad (2.11)$$

La réponse en fréquence résultante est illustrée à la figure 2.9. On y constate l'obtention des conditions désirées, un déphasage négatif et une augmentation des pertes de conversion pour les fréquences supérieures à 6 GHz. Le circuit C peut être résolu à l'aide du même système d'équation en inversant les définitions des composants ($X_L \rightarrow X_C$) et il en résultera en une réponse en fréquence également inversée.




FIG. 2.9: Réponse en fréquence théorique du déphaseur A

2.2.2 Configurations B et D

Selon les définitions et conditions de la sous-section 2.2.1, on obtient pour le déphaseur en configuration D (figure 2.8) le système d'équation suivant :

$$B_L X_C^2 - 2X_C + B_L Z_0^2 = 0 \quad (2.12)$$

$$- \arctan\left\{\frac{2X_C + 2B_L Z_0^2 - B_L X_C^2}{2Z_0(1 - B_L X_C)}\right\} = \phi \quad (2.13)$$

En solutionnant ce système d'équation pour une impédance caractéristique $Z_0 = 50\Omega$ et une phase de 60° à une fréquence de 6 GHz on obtient

$$B_C = 28,8675 \Rightarrow C = 0,9189 \text{ pF}$$

$$X_L = 0,017321 \Rightarrow L = 1,5315 \text{ nH}.$$

La réponse en fréquence du circuit D est illustrée à la figure 2.10. À l'inverse du circuit A, on y constate un déphasage positif et une augmentation des pertes de conversion pour les fréquences inférieures à 6 GHz. Le circuit B peut être résolu en utilisant le même système d'équation tel que stipulé dans la sous-section précédente (2.2.1).

2.3 Le diviseur de puissance

Le diviseur de puissance rencontré le plus fréquemment est le Wilkinson. Celui-ci est caractérisé par une dimension physique de $\lambda/4$ et une largeur de bande d'opération. Son comportement à la fréquence centrale a déjà été présenté au précédent chapitre (équation 1.9). Il est possible de réaliser une fonction semblable par un diviseur résistif tel qu'illustré à la figure 2.11 où R est déterminé par l'équation 2.14. Le diviseur résistif offre l'avantage d'opérer sur une largeur de bande théoriquement infinie et d'être très compacte. Par contre, on constate en comparant les paramètres




FIG. 2.10: Réponse en fréquence théorique du déphaseur D

S des diviseurs Wilkinson et résistif (2.15) que ce dernier double les pertes de conversion et ne permet aucune isolation entre les ports 2 et 3.

$$\begin{aligned}
 Z_{IN} &= \frac{1}{2}(3R + Z_0) \\
 S_{11} &= \frac{Z_{IN} - Z_0}{Z_{IN} + Z_0} = \frac{3R - Z_0}{3R + Z_0} = 0 \\
 \Rightarrow R &= \frac{Z_0}{3}
 \end{aligned} \tag{2.14}$$

$$[S]_{Res.} = \begin{pmatrix} 0 & 1/2 & 1/2 \\ 1/2 & 0 & 1/2 \\ 1/2 & 1/2 & 0 \end{pmatrix} \tag{2.15}$$




FIG. 2.11: Schéma du diviseur résistif




FIG. 2.12: Schéma du diviseur Wilkinson discret

Il est possible de remédier à ce problème en réalisant un diviseur Wilkinson entièrement discret tel qu'illustré à la figure 2.12. Premièrement, on note une grande ressemblance avec le déphaseur en configuration A traité plus tôt (2.2.1). Ceci n'est pas surprenant, si l'on se rappelle que les branches 1-2 et 1-3 du diviseur Wilkinson sont réalisées, lors de l'utilisation d'éléments distribués, par une ligne de transmission de longueur $\lambda/4$ et d'impédance $\sqrt{2}Z_0$. Il ne suffit alors que de reprendre les équations 2.11 et de les solutionner en remplaçant Z_0 par l'impédance désirée soit $\sqrt{2}Z_0$. La figure 2.13 illustre la réponse en fréquence en terme de paramètres S d'un diviseur Wilkinson discret à 6 GHz. Il est possible d'obtenir des divisions de puissance inégales dans les cas distribué et discret.




FIG. 2.13: Réponse en fréquence typique du diviseur Wilkinson Discret

2.4 Coupleurs directionnels discrets

Le coupleur directionnel (CD) est un élément fondamental pour les circuits opérants dans les bandes de fréquences micro-ondes et millimétriques. Il existe en fait trois grandes familles de CD : les CD composés d'éléments distribués, d'éléments discrets et les CD composés à la fois d'éléments distribués et discrets. Les coupleurs réalisés à l'aide d'éléments distribués sont pour la majorité les plus familiers. Ils peuvent être conçus sous différentes formes ayant des propriétés propres et dont les dimensions sont habituellement fonction de la longueur d'onde guidée λ_g (i.e. "branch-line", anneau, etc). Les CD discrets ont également plusieurs formes. Cette section aborde les formes de réalisation de ces coupleurs, leurs caractéristiques ainsi que l'analyse préliminaire nécessaire à leur conception.

Il existe trois familles de CD discrets : les *co-directionnels* (COD), les *contra-directionnels* (CTD) et les *trans-directionnels* (TRD). Ils peuvent tous être représentés par le circuit équivalent illustré à la figure 2.14 où l'on considère des éléments sans perte (i.e. $y_p = jb_p$, $z_{12} = jx_{12}$). L'article en [46] effectue une analyse complète

des conditions nécessaires à la réalisation de coupleurs discrets. Ici ne seront résumé que les points les plus importants pour le cadre de cette étude.




FIG. 2.14: Circuit équivalent d'un coupleur directionnel discret

2.4.1 Coupleur COD

Le coupleur directionnel de type COD est caractérisé par $S_{ii} = S_{14} = 0$. On peut démontrer que les phases des paramètres S des deux ports couplés sont reliés selon

$$\angle S_{13} = \angle S_{12} + (2k + 1)\frac{\pi}{2}; \quad k = 0, \pm 1, \pm 2, \dots \quad (2.16)$$

ce qui signifie qu'il y a une différence de phase de 90° entre les deux ports de sortie et donc qu'il s'agit d'un coupleur en quadrature. La condition de conception pour ce type de coupleur est $T_{12e} = T_{12o} = 0$ où T réfère au paramètre de transmission, e et o aux modes d'excitation pair et impair respectivement. Par cette condition, on

obtient les relations suivantes assurant un fonctionnement co-directionnel.

$$\begin{aligned}
 b_{1c} &= nb_{2c} \\
 x_{12} &= \frac{1}{b_{1c} + b_{p1c}} \\
 &= \frac{1}{b_{2c} + b_{p2c}} \\
 x_{12c}^2 &= \frac{1}{1 + nb_{p2c}^2}
 \end{aligned} \tag{2.17}$$

Les paramètres S de transmission et de couplage sont alors donnés par

$$\begin{aligned}
 S_{12c} &= -jx_{12c} \\
 S_{13c} &= \sqrt{nb_{2c}x_{12c}} = \pm\sqrt{1 - x_{12c}^2}
 \end{aligned} \tag{2.18}$$

où l'indice c indique que les relations ne sont valides qu'à la fréquence centrale et n est un coefficient de conversion d'impédance, $n = Z_{02}/Z_{01}$. Le coupleur est évidemment sélectif en fréquence et sa réponse en fréquence est fonction du type d'éléments réactifs choisis. La figure 2.15 illustre les différentes possibilités de réalisation d'un coupleur COD en éléments discrets répondant aux conditions 2.17. On remarque que plusieurs circuits ont été obtenus en échangeant les capacités et les inductances inversant ainsi la réponse en fréquence. De plus, les circuits (e) et (f) ne sont possibles que dans le cas d'une conversion d'impédance ($n \neq 1$).

2.4.2 Coupleur CTD

Le coupleur CTD est caractérisé par $S_{ii} = S_{13} = 0$. En appliquant une procédure identique à celle utilisée pour obtenir les relations de la section 2.4.1 on obtient

$$2\angle S_{12} = \angle S_{14} + \angle S_{23} + (2k + 1)\pi; \quad k = 0, \pm 1, \pm 2, \dots \tag{2.19}$$




FIG. 2.15: Coupleurs COD en éléments discrets

et

$$T_{11e} = T_{11o}; \quad T_{12e} = -T_{12o} \quad (2.20)$$

En appliquant la condition

$$T_{12e} = T_{12o} = 0 \quad (2.21)$$

on obtient les expressions 2.22 reliant les ports du coupleur CTD

$$S_{14} = -S_{23}; \quad \angle S_{12} = \angle S_{14} + k\pi. \quad (2.22)$$

On constate que les signaux sont soit en phase ou en phase opposée et que la réalisation d'un coupleur en quadrature est impossible. Le comportement du coupleur CTD est donc équivalent à celui du "T-magique". Les relations suivantes assurent

un fonctionnement contra-directionnel :

$$\begin{aligned}
 b_{1c} &= nb_{2c} \\
 x_{12c} &= \frac{1}{b_{1c} + b_{p1c}} = \frac{1}{b_{2c} + b_{p2c}} \\
 x_{12c}^2 &= \frac{1}{1 - nb_{p2c}^2}
 \end{aligned} \tag{2.23}$$

Le couplage est alors calculé par $S_{14} = j\sqrt{n}b_{2c}$. La figure 2.16 illustre les configurations de circuits respectant les relations 2.23 nécessaires pour un coupleur CTD discret.




FIG. 2.16: Coupleurs CTD en éléments discrets

2.4.3 Coupleur TRD

Le coupleur trans-directionnel (TRD) a pour caractéristique $S_{ii} = S_{12} = 0$. Les conditions nécessaires à la transmission d'un signal trans-directionnel sont très similaires à celles du coupleur COD correspondant. La différence est que, pour les cas où $n \neq 1$, les ports de sorties sont terminés par des impédances inégales. Les équations

suivantes assurent un fonctionnement trans-directionnel du coupleur. On note que les sorties sont en quadrature et que dans le cas d'un coupleur TRD, une réalisation de type T-magique est impossible.

$$\begin{aligned}
 b_{1c} &= nb_{2c} \\
 x_{12c} &= \frac{1}{b_{1c} + b_{p1c}} = -\frac{1}{b_{2c} + b_{p2c}} \\
 x_{12c}^2 &= \frac{1}{nb_{2c}^2 - 1} \\
 S_{13c}^2 &= \frac{1}{\sqrt{nb_{2c}x_{12c}}} = \pm \frac{1}{\sqrt{1 + x_{12c}^2}}
 \end{aligned} \tag{2.24}$$

Les coupleurs directionnels étudiés dans cette section permettent d'obtenir de bonnes adaptations et une isolation autour d'une fréquence centrale et sont donc sélectifs en fréquence. Une méthode pour élargir la largeur de bande d'opération du coupleur est la mise en cascade ou en tandem des coupleurs. De cette façon, un coupleur à trois branches peut être réalisé. L'analyse d'un tel coupleur ne sera pas traitée dans ce document, mais peut être consultée en [46].

2.5 Le détecteur RF




FIG. 2.17: Schémas de base d'un détecteur

Le premier composant aux sorties du six-port est le détecteur RF. La réalisation de celui-ci est sensiblement la même peu importe le type d'élément utilisé (distribué ou discret) à l'exception du circuit d'adaptation. Cette section présente quelques éléments théoriques sur le fonctionnement et la caractérisation des détecteurs qui seront utiles dans un chapitre ultérieur.

Un détecteur peut être réalisé en utilisant la caractéristique non linéaire de circuits à semiconducteurs pour générer un signal de sortie à haut contenu fréquentiel dont le CC. Par le passé, la diode Schottky à polarisation nulle fut utilisée dans la réalisation des détecteurs pour jonctions SP au Poly-Grames principalement pour sa simplicité et il en sera de même pour le six-port discret. Rappelons qu'une diode Schottky à polarisation nulle présente une région non-linéaire sans polarisation, ce qui permet d'éliminer une source d'alimentation CC et diminue la consommation en puissance du circuit. La relation CC courant-tension de la diode s'exprime par

$$i(V_j) = I_s [e^{\frac{e}{n k T} V_j} - 1] \quad (2.25)$$

où

I_s est le courant de saturation de la diode,

V_j est la tension instantané aux bornes de la diode,

e est la charge de l'électron, $e = 1,60219 \times 10^{-19}$ C,

k est la constante de Boltzmann, $k = 1,380622 \times 10^{-23}$ Joules/K,

T est la température en Kelvin,

n est le facteur d'idéalité, $1 < n < 1,5$.

Considérant qu'un faible signal alternatif δV en plus de la polarisation (V_0, I_0) est appliqué à la diode, l'équation 2.25 peut être exprimée par l'expansion en série de Taylor suivante :

$$i = i(V_0 + \delta V) = i(V_0) + \delta V \frac{di}{dv} \Big|_{I_0} + \frac{\delta V^2}{2!} \frac{d^2 i}{dv^2} \Big|_{I_0} + \dots + \frac{\delta V^n}{n!} \frac{d^n i}{dv^n} \Big|_{I_0} \quad (2.26)$$

Si $\delta V = V_p \cos(\omega_c t)$ et que les termes d'ordre supérieur à deux n'apportent qu'une contribution négligeable, l'équation 2.26 devient

$$i = i(V_0) + V_p \cos(\omega_c t) \left. \frac{di}{dv} \right|_{I_0} + \frac{V_p^2}{2} \cos^2(\omega_c t) \left. \frac{d^2 i}{dv^2} \right|_{I_0} \quad (2.27)$$

où le dernier terme de l'addition peut aussi être exprimé par

$$\frac{V_p^2}{4} [1 + \cos(2\omega_c t)] \left. \frac{d^2 i}{dv^2} \right|_{I_0} . \quad (2.28)$$

Le courant de sortie de la diode est donc composé de deux termes CC, l'un dû à la polarisation et l'autre proportionnel au carré de V_p , d'un terme de pulsation ω_c et d'un second à $2\omega_c$. La composante CC proportionnelle à V_p est celle utilisée pour mesurer les niveaux de signaux du six-port.

La diode peut être modélisée par le circuit illustré à la figure 2.18. R_j et C_j sont la résistance et la capacité de jonction et leur valeur varie en fonction de la polarisation tel qu'exprimé par (2.29,2.30). R_s , la résistance de contact, est relativement constante en fréquence et a pour effet de réduire la tension appliquée à la jonction de la diode.




FIG. 2.18: Modèle équivalent simplifié de la diode

$$R_j = \left[\frac{di}{dv_j} \Big|_{I_0} \right]^{-1} \quad (2.29)$$

$$C_j = \frac{C_{j0}}{\sqrt{1 - \frac{v_j}{\phi}}} \quad (2.30)$$

Un détecteur peut être traité tel une source de courant dont la résistance est la résistance vidéo de la diode. La sensibilité en tension, γ , est définie par le produit de la sensibilité en courant, β , et l'inverse de la dérivée du courant par respect à la tension [4]. En négligeant les pertes de retour et considérant la sensibilité d'un circuit ouvert nous avons

$$\gamma = \beta \left[\frac{di}{dv} \Big|_{I_0} \right]^{-1} = \beta R_j = \beta \frac{1}{\alpha(I_s + I_0)}. \quad (2.31)$$

Pour tenir compte des cas où la résistance de charge n'est pas infinie, la sensibilité doit être multipliée par $R_L/(R_v + R_L)$ où R_L est la résistance de charge et la résistance vidéo est définie par $R_v = R_s + R_j$. On constate donc l'importance de la résistance de charge dans la réalisation d'un détecteur suffisamment sensible.

Jusqu'ici il a été considéré que toute l'énergie à l'entrée de la diode était effectivement appliquée à sa résistance vidéo. Ceci n'est vrai qu'en présence d'un réseau d'adaptation parfait à l'entrée de la diode. La nouvelle sensibilité tenant compte des pertes par réflexions à l'entrée de la diode est donnée par,

$$\gamma' = \gamma(1 - |\Gamma|^2) \quad (2.32)$$

où

$$\Gamma = \frac{Z_{in} - Z_0}{Z_{in} + Z_0}. \quad (2.33)$$

et Z_{in} est l'impédance de la diode transformée par le circuit d'adaptation.

Il existe différents types de détecteurs :

1. *Haute sensibilité, Bande étroite* : Ce type de détecteur se réalise selon la figure

2.17 et la largeur de bande d'opération est typiquement moins de 10% avec un faible TOS.

2. *Large bande* : Un tel détecteur se réalise selon la même figure que le détecteur à haute sensibilité. La différence se situe au niveau du circuit d'adaptation à plus large bande et dans la majorité des cas plus complexe. Il en résulte normalement une plus faible sensibilité et un TOS plus élevé.
3. *Plat* : Ce détecteur utilise une résistance entre la masse et l'entrée de la diode. L'effet de cette résistance est une amélioration du TOS sur une large bande au prix d'une diminution de la sensibilité.
4. *Compensé en température* : Ce détecteur nécessite l'utilisation d'une seconde diode identique de sorte que la modification de sensibilité par la variation de R_j soit annulée par la même variation sur l'autre diode.

La conception d'un détecteur implique donc plusieurs compromis au niveau de paramètres tel la fréquence d'opération, la largeur de bande, la sensibilité, la variation de température, etc. Quelques relations permettent de sélectionner un dispositif non-linéaire approprié. Pour obtenir une sensibilité en tension β_v élevé, la résistance de jonction (R_j) doit être élevée comparativement à la résistance de source R_s sans quoi une grande partie du signal n'atteindra pas la jonction. Cela se traduit par le choix d'une diode ayant une fréquence de coupure élevée sans tension de polarisation. La fréquence de coupure de la diode s'exprime par $f_{c0} = 1/(2\pi R_s C_{j0})$. Pour une impédance de jonction d'au moins dix fois $R_s = 15 \Omega$ à la fréquence d'opération on obtient les deux critères suivants :

$$f_{c0} > 10 f_{op} \quad (2.34)$$

$$C_{j0} < \frac{1,06}{f_{op}} \quad (2.35)$$

où C_{j0} s'exprime en pF et f_{op} en GHz. Cette valeur de C_{j0} permet une sensibilité élevée mais peut compliquer la réalisation de détecteurs à large bande en raison du

facteur de qualité élevé de la diode. Une plus grande sensibilité peut donc signifier un circuit d'adaptation plus complexe.

CHAPITRE 3

CONCEPTION DU SIX-PORT DISCRET ET RÉSULTATS

3.1 Choix du procédé

La première étape pour la conception d'un circuit intégré est le choix du procédé puisque celui-ci affectera potentiellement les étapes subséquentes de la conception. Le principal critère de sélection est normalement le coût. Tel que stipulé dans le chapitre 2, les coûts de fabrication sont fonction de la technologie utilisée, du procédé et de la superficie du circuit. Habituellement, puisque la fabrication de circuits intégrés n'est rentable que sur une base d'économie d'échelle, les coûts de production sont aussi fonction du nombre d'unités fonctionnelles produites. Pour ce mémoire, une étude des coûts de fabrication en fonction du nombre d'unités produites importe peu puisque le projet n'ira pas au-delà de l'étape du prototype. On peut, par contre, mentionner que ces coûts seront minimisés en réduisant au maximum les dimensions du circuit. Il est aussi important de noter que le choix du procédé est limité à une seule fonderie, TQT, en raison d'une collaboration de recherche. Les critères de sélection du procédé autre que le coût sont multiples et sont généralement fonction de l'application, de la fréquence d'opération et des performances désirées. À titre d'exemple, la fabrication d'un circuit à faible bruit peut motiver l'utilisation d'un procédé plus coûteux. Rappelons donc que l'objectif principal est une réalisation intégrée sur GaAs d'un SP permettant la démodulation d'un signal QPSK à environ 40 Mb/s et une fréquence d'opération se situant aux environs de la bande ISM de 5,8 GHz. Le but de cette réalisation est de paver la voie vers un récepteur à puce unique ("receiver on a chip"). Un total de 10 procédés de fabrication étaient offerts chez TQT au moment d'entreprendre la conception. Ceux-ci sont classés en deux

catégories selon le diamètre de la gaufre utilisée dans la fabrication : 150 mm ou 100 mm. Le tableau 3.1 résume les caractéristiques très générales de ces procédés.

TAB. 3.1: Caractéristiques générales des procédés de TQT

Procédé	Transistor	Ft	Ponts	Application
TQTRx	0,6 μm MESFET	20 GHz	NON	LNA+SW+PA
TQHiP	HP MESFET	16 GHz	NON	HP :PA+SW
TQHBT	InGaP HBT	25 GHz	NON	PA+DA+VCO
TQTRp	0,6 μm MESFET	20 GHz	NON	Haut-Q passif
TQRLC	0,6 μm MESFET	N/A	NON	Haut-Q passif
LNLC	0,5 μm MESFET	25 GHz	OUI	FB
IPHC	0,5 μm MESFET	17 GHz	OUI	HP
HFET	0,5 μm HFET	19 GHz	OUI	uniformité <i>gm</i>
pHEMT	0,5 μm pHEMT	23 GHz	OUI	HP et HE
MMW	0,25 μm pHEMT	55 GHz	OUI	Ondes-mm
LNA : Amplificateur à faible bruit		SW : Interrupteur		
PA : Amplificateur de puissance		HP : Haute puissance		
HE : Haute efficacité		FB : Faible bruit		
DA : Amplificateur d'attaque		VCO : Oscillateur		

Le paramètre Ft est normalement défini par la fréquence où le gain en courant court-circuit du transistor devient unitaire. Il est donc indésirable d'opérer le circuit près de cette frontière pour la majorité des applications. On constate au tableau que la fréquence d'opération de 6 GHz est appropriée pour l'ensemble des procédés puisque celle-ci est largement sous Ft. Il apparaît également que les ponts aériens ne sont disponibles que pour certains procédés. En fait, les procédés n'offrant pas de ponts aériens offrent plutôt des connexions de haute densité locales ou globales au circuit. Ces structures métalliques consistent en deux niveaux de métal ajoutés et séparés par une fine couche diélectrique. Elles peuvent agir tel un pont aérien mais leur nombre est limité (voir figure 3.1). Les procédés qui utilisent cette méthode offrent une construction verticale et des connexions globales pouvant permettre une réduction de la superficie du circuit. À l'opposé, les procédés offrant des ponts aériens sont de nature beaucoup plus planaires. Ils n'ont pas de structures de connexion glo-




FIG. 3.1: Vue de coupe des procédés TQTRp et MMW (source : TQT)

bales et chaque croisement doit se faire singulièrement par un pont aérien respectant les règles de solidité. Le circuit à fabriquer ne requiert que des diodes schottky, un élément relativement simple à utiliser. L'utilisation d'une diode conçue spécialement pour une utilisation sans polarisation serait évidemment un atout et permettrait de simplifier la conception mais cela dépend de sa disponibilité au niveau du procédé. À priori, le circuit pourrait être fabriqué dans l'un ou l'autre des procédés puisque les éléments actifs sont plus ou moins communs et que seule la diode schottky pourrait présenter une variation. En fait, la majorité des procédés n'offrant pas de ponts aériens sont très similaires à quelques détails près tel le nombre de couches métalliques. En considérant l'aspect majoritairement passif du circuit, on remarque que les procédés TQTRp et TQRLC permettent d'obtenir un meilleur facteur de qualité (Q) pour les inductances. Ceci s'explique par l'ajout d'une troisième couche métallique pour un total de plus de $9\text{ }\mu\text{m}$ d'épaisseur toutes couches confondues. Évidemment, le procédé TQRLC doit être éliminé car il ne permet pas la réalisation d'éléments actifs et donc de la diode. De plus, la structure verticale du procédé TQTRp offre un avantage potentiel quant aux dimensions finales du circuit tel que mentionné plus haut. À plus long terme, il serait intéressant de pouvoir également intégrer d'autres

éléments tel un amplificateur à faible bruit ce que permet aussi le procédé TQTRp. Pour ces motifs, le procédé TQTRp est retenu comme le meilleur candidat pour la fabrication du circuit. À l'exception des pertes inhérentes à l'utilisation d'éléments discrets, ce procédé peut être utilisé pour un SP jusqu'à la bande Ku (12 GHz).

Cependant, la fabrication d'un autre circuit pour un projet opérant à une fréquence largement supérieure et mené par un autre étudiant requiert l'utilisation du procédé MMW. Par souci d'entraide et pour éviter l'utilisation de trop de ressources distinctes de TQT en cette première occasion de collaboration, il fut décidé d'utiliser le procédé MMW également pour le projet décrit dans ce mémoire. Puisque le procédé MMW est réservé aux applications en ondes millimétriques, son utilisation pour un circuit opérant à 5,8 GHz est très inefficace. De plus, la dimension maximale de circuit pouvant être fabriqué par ce procédé est de 4 mm X 4 mm alors qu'elle est de 7 mm X 7 mm pour le TQTRp. Il reste cependant qu'une telle réalisation permet d'obtenir des résultats similaires à ceux attendus avec le procédé TQTRp, qu'elle offre plus de souplesse au niveau de la conception (comme tout procédé avec ponts) et est moins coûteuse. Aussi, puisque les éléments passifs sont communs à l'ensemble des procédés offrant des ponts aériens, le dessin (i.e. "layout") peut être porté à tout autre procédé de même type (ex. LNLC) en ne modifiant que la partie du détecteur (diode Schottky + adaptation). Malheureusement, le dessin est plus difficile à porter vers les procédés offrant des connexions globales en raison des variations au niveau de la nature verticale de ceux-ci bien qu'il existe certainement une librairie d'éléments passifs équivalents. Le procédé TQTRp n'est pas étudié davantage. Il est donc difficile d'effectuer des comparaisons quant à la facilité de conception, aux modèles fournis, etc.

L'un des critères importants encore non traité est la fréquence de fabrication des circuits. En effet, certains procédés tel MMW ne sont opérés que pour des périodes spécifiques de l'année en raison d'une plus faible demande. Le procédé MMW est opéré deux fois par année et la date limite de soumission de circuits pour la seconde

fabrication correspond à la date de réception des prototypes de la première. Il est donc difficile, voir même impossible, d'apporter des correctifs à la deuxième fabrication annuelle. Le procédé TQTRp est opéré chaque mois.

3.2 Conception du coupleur en quadrature

Le coupleur en quadrature est l'élément de base d'un six-port fondé sur l'architecture retenue. À la section 2.4, plusieurs configurations possibles pour un coupleur discret ont été présentées. Puisque l'on désire un coupleur en quadrature et que des impédances caractéristiques inégales aux ports couplés ne présentent pas d'avantage, le type COD est retenu. De plus, ce dernier se comporte de façon analogue au coupleur "branch-line" ($S_{14} = 0$), ce qui permet de maintenir une correspondance avec l'analyse des précédentes réalisations du SP en éléments distribués du Poly-Grames. Il reste maintenant à sélectionner la configuration la plus appropriée selon la technologie envisagée et la réaliser. Cette sélection est fondée sur deux critères : la performance et la dimension. En guise de point de départ, les configurations sont simulées en considérant des éléments idéaux (sans pertes). On constate rapidement que l'uniformité des performances de chaque côté de la fréquence centrale des différentes configurations de coupleurs peut être divisée en trois groupes, selon le nombre d'axe de symétrie (0 à 2). Les configurations ayant deux axes de symétrie offrent les performances les plus uniformes. Évidemment, il est souhaitable de réduire le nombre d'éléments distincts au maximum puisque chacun requiert sa propre étape de conception. D'un point de vue pratique, cela permet également de répartir la marge d'erreur de la valeur nominale des éléments de façon beaucoup plus uniforme sur le circuit. En d'autres termes, tous les éléments discrets identiques répartis sur l'ensemble du circuit auront sensiblement un même écart entre leurs valeurs nominale conçue et réelle. Aussi, tel que mentionné dans la section 2.1, il est avantageux de réduire le nombre d'inductances puisque celles-ci occupent généralement davantage d'espace sur un circuit GaAs par rapport aux condensateurs. Pour tous ces motifs,

les configurations de la figure 3.2 sont retenues en plus de leur équivalent inverse (substitution L-C).




FIG. 3.2: Comparaison des performances théoriques des coupleurs A et B

En reprenant les équations 2.18 pour la conception du coupleur COD discret selon la configuration A (figure 3.2) sans conversion d'impédance ($n=1$), avec $S_{12} = j/\sqrt{2}$, $S_{13} = 1/\sqrt{2}$, une impédance caractéristique de 50 ohms et une fréquence de 5,8 GHz on obtient :

$$\begin{aligned} L_s &= \frac{Z_0}{\sqrt{2}\omega} = 0,9702 \text{ nH} \\ L_p &= \sqrt{2}L_s = 1,372 \text{ nH}. \end{aligned} \quad (3.1)$$

On peut également démontrer en utilisant le critère $Z_{in} = 50\Omega$ que C est donné par (config. A uniquement) :

$$C = \frac{\sqrt{2} + 1}{\sqrt{2}\omega^2 L} = 1,3249 \text{ pF}. \quad (3.2)$$

En répétant la procédure pour la configuration B on obtient :

$$L = 0,9702 \text{ nH}, \quad C_p = 0,5488 \text{ pF}, \quad C = 0,2273 \text{ pF}. \quad (3.3)$$

On constate qu'une augmentation de la fréquence centrale désirée du coupleur implique une réduction des valeurs requises des éléments discrets. Ce comportement est à l'opposé de celui de la fréquence de résonance des éléments discrets (section 2.1) et permet donc de prolonger l'application de la méthode à condition bien sûr que les pertes ne soient pas trop importantes. La figure 3.2 illustre la réponse en fréquence théorique en terme de paramètres S des deux configurations retenues. Les performances des deux configurations sont effectivement identiques à la fréquence centrale et les relations de phase sont équivalentes sur l'ensemble de la bande d'opération.

Par contre, on observe une différence importante au niveau du débalancement d'amplitude des paramètres de transmission S_{12} et S_{13} . En effet, les signaux à la sortie du coupleur A ont une amplitude similaire sur une plus grande largeur de bande que le coupleur B. Le débalancement d'amplitude a un incidence directe sur les performances du six-port puisque celui-ci fonctionne justement en établissant différentes relations d'amplitude et de phase tel que mentionné au chapitre 1. Pour ce motif, un coupleur en configuration A s'avère préférable. Le coupleur B offre cependant l'avantage d'être plus compacte vu le nombre réduit d'inductances. Puisque le débalancement risque d'affecter significativement les performances du six-port et que la réduction des dimensions par l'utilisation du coupleur B est d'un maximum approximatif de 33%, la configuration A est retenue. Une optimisation au niveau de la valeur des composants du coupleur permet ensuite d'élargir sa bande d'opération tout en conservant des performances de conversion de phase et d'amplitude sensiblement identiques.

Dans le but de vérifier la sensibilité du coupleur A aux variations du procédé, la même simulation est répétée à la figure 3.3 pour l'adaptation uniquement mais cette

fois en balayant la valeur nominale des composants. Les paramètres utilisés pour ce balayage sont spécifiés par TQT dans les documents relatifs au procédé envisagé (MMW) et sont résumés au tableau 3.2 pour les condensateurs. Les données équivalentes pour les inductances n'étant pas décrites explicitement dans le document mais plutôt reliées aux variations du procédés, une tolérance de 10% est utilisée. On constate que le coupleur est réalisable pour la plage de variation considérée et que l'inductance est l'éléments affectant le plus les performances. Bien que ce ne soit pas illustré, la même simulation révèle que la variation produit un débalancement d'amplitude maximale de 0,5 dB et une translation de phase de quelques degrés. De plus, puisque les condensateurs sont susceptibles d'affecter le taux de succès de fabrication des circuits, il n'est pas recommandé par TQT de réaliser des condensateurs de plus de 30 pF et d'avoir plus de 100 pF sur le circuit. Les condensateurs envisagés ne permettrons pas d'atteindre ces limites.

TAB. 3.2: Variation des condensateurs pour le procédé MMW

Capacité	Tolérance	Déviati on standard
> 0,2 pF	$\pm 10\%$	3,3%
< 0,2 pF	$\geq \pm 20\%$	N/D

Tel que mentionné au chapitre précédent, les inductances requièrent un effort de conception supplémentaire car leur valeur est difficile à prédire précisément. Rappelons que la comparaison entre la mesure et la simulation d'une inductance abordée au chapitre 2 fait état d'un écart d'environ 20% alors que l'étude de tolérance est fondée sur une variation de 10%. La simulation ne permet donc pas une précision suffisante pour la conception du coupleur. Cependant, TQT fournit une gamme d'inductances standard conçues, fabriquées et mesurées. Le fichier de mesures correspondant à chaque inductance est établi de sorte à tenir compte les variations typiques du procédé sur une base gaufre à gaufre et des cycles de fabrication. L'utilisation de cette base de donnée permet d'éliminer l'étape fastidieuse de conception des induc-




FIG. 3.3: Pertes de retour du coupleur A avec balayage des composants

tances et d'obtenir un plus grand degré de certitude quant à leur valeur nominale. De plus, on évite ainsi d'avoir à effectuer une série de fabrications et caractérisations préliminaires d'inductances qui retarderait la fabrication du circuit d'intérêt. La valeur nominale (élément L dans modèle de la figure 2.2) des inductances disponibles est évidemment limitée et varie de 0,25 nH à 3 nH par pas moyen de 0,25 nH. En conséquence, les condensateurs deviennent le seul degré de liberté pour la conception et il est nécessaire d'adapter légèrement la fréquence de travail aux inductances choisies. Cette approche, impossible dans le cas réel de conception d'un récepteur pour une bande donnée, a uniquement pour but d'éviter une précédente étape de fabrication-caractérisation. On peut noter également que la nécessité de deux inductances complique la sélection. En guise de point de départ, on peut utiliser le résultat de l'optimisation sur la valeur nominale des composants du coupleur

initialement réalisée pour élargir la bande d'opération, sélectionner l'inductance de la gamme la plus rapprochée de L_s et varier légèrement la fréquence pour améliorer la correspondance entre la valeur réelle et la valeur théorique. La figure 3.4 illustre la variation en fréquence de l'inductance équivalente à partir des fichiers de mesures fournies et selon la même méthode d'extraction qu'à la section 2.1. On peut confirmer, en comparant le résultat les équations en (3.1) à la figure 3.4, qu'un fonctionnement optimal sera obtenu par la translation de la fréquence centrale de 5,8 à 6 GHz et que la valeur nominale des inductances ne risque pas d'être influencée par une résonance à proximité. Cette paire d'inductances s'avère être le meilleur compromis pour minimiser la translation en fréquence tout en minimisant l'erreur. De plus, la résistance équivalente série reste relativement petite dans les deux cas, ce qui permet d'envisager des pertes raisonnablement faibles. Les inductances utilisées dans les simulations sont de 0,944 nH et 1,36 nH à 6 GHz alors qu'un échantillon de celles-ci mesuré lors de la réception des circuits indique des valeurs de 0,977 nH (3,50%) et 1,40 nH (2,94%) respectivement, soit un retour aux valeurs initiales requises pour une fréquence centrale d'environ 5,8 GHz. Par la suite, l'ajout graduel de courtes




FIG. 3.4: Variation en fréquence des inductances sélectionnées, IND4 et IND8

lignes de transmission pour l'assemblage, des modèles des autres composants (vias, résistances, etc) et une dernière optimisation pour l'obtention d'une bande d'opération et des performances acceptables permettent d'obtenir une conception très près du circuit réel. À ce sujet, le modèle des condensateurs requiert plus d'attention car celui-ci inclut des dimensions physiques en plus de la valeur capacitive. Or, ces dimensions sont en étroite relation avec cette dernière. Il est donc nécessaire de répéter l'optimisation des condensateurs en ajustant les dimensions correspondantes à la valeur capacitive jusqu'à convergence. La figure 3.5 illustre les performances simulées du coupleur en quadrature conçu. On y constate un débalancement de 0,86 dB au niveau des pertes d'insertion, une adaptation et une isolation acceptable et le maintien de la relation de phase de 90° sur toute la bande.




FIG. 3.5: Performances simulées du coupleur en quadrature conçu

3.3 Conception du diviseur de puissance

À la section 2.3, deux possibilités de conception d'un diviseur de puissance discret ont été présentées ainsi que leurs principaux avantages et inconvénients. Le six-port est sélectif en fréquence par sa structure de coupleurs directionnels et la déviation entre les sélectivités mesurée et simulée est difficile à estimer lors de la conception puisque c'est la première fabrication. Afin d'éviter l'ajout d'un circuit sélectif sup-

plémentaire pouvant dans le pire cas rendre difficile l'utilisation de la structure de coupleurs en raison d'un décalage inégal de l'adaptation, la conception résistive est retenue puisque celle-ci offre l'avantage d'une bande d'opération théoriquement infinie. Il a déjà été établi qu'un désavantage important de ce coupleur est l'absence d'isolation entre les deux ports de sortie. Pour l'architecture retenue, cela ne pose pas de problème car aucun signal n'est incident à ces deux ports (isolation RF-LO) à condition que les coupleurs soient adéquatement adaptés. L'équation 2.14 (section 2.3) pour $Z_0 = 50\Omega$ donne $R = 16,677\Omega$.

La figure 3.6 illustre les performances simulées du diviseur conçu en incluant le modèle des trois résistances et les lignes de transmission nécessaires pour la connexion à la structure de coupleurs. On constate que la bande d'opération en fréquence n'est certainement pas infinie (fréquences plus élevées) mais largement suffisante pour accommoder même un fort décalage en fréquence de la structure de coupleurs. De plus, les pertes d'insertion sont d'environ 6,082 dB, soit très près de la valeur théorique de 6 dB. La translation de phase produite par les lignes de transmission ajoutées est d'environ $26,7^\circ$ à 6 GHz. Les performances de ce diviseur résistif indiquent qu'il n'est pas un élément limitatif du fonctionnement du six-port à l'exception du débailancement de puissance des deux signaux d'entrée qu'il entraîne.




FIG. 3.6: Performances simulées du diviseur de puissance résistif conçu

3.4 Le six-port sans détecteurs

Une dernière optimisation est nécessaire lors de l'assemblage des coupleurs selon l'architecture désirée de sorte à compenser pour l'ajout de parasites et de connexions en "T" ou en croix. Certains condensateurs peuvent alors être éliminés puisqu'ils sont en parallèle avec d'autres. La figure 3.7 illustre l'ensemble des performances du six-port composé de trois copies identiques du coupleurs en quadrature et du diviseur de puissance résistif (sans détecteurs). Ces résultats sont obtenus en utilisant des éléments mesurés ou modélisés selon les données de la fonderie ce qui laisse présager une forte similitude avec les résultats de fabrication. Premièrement on note une amélioration des performances comparativement à celles du coupleur en quadrature unique, un peu comme l'augmentation de l'ordre d'un filtre permet d'accroître sa sélectivité. Les pertes de retour et l'isolation sont raisonnables et permettent d'anticiper un fonctionnement approprié. Puisque le signal incident au port 1 traverse deux divisions de puissance (coupleurs), la perte d'insertion théorique est de 6 dB. On remarque à la figure 3.7 des pertes d'environ 8 dB ce qui permet de conclure que l'utilisation d'éléments discrets dans la conception du six-port entraîne des pertes additionnelles d'un peu moins de 2 dB. Ces pertes peuvent être supportées pour l'application envisagée. Il existe également un déséquilibre entre l'atténuation des deux signaux d'entrée (port 1 et 6) en raison de l'utilisation d'un diviseur résistif (section 2.3). Il est donc nécessaire d'alimenter le port 6 par un signal augmenté de 2 dB par rapport à celui au port 1 de sorte à maintenir la relation d'addition-cancellation à la base du fonctionnement du six-port. Finalement, les relations de phase illustrées correspondent à la théorie sur une bande suffisamment large. Les résultats confirment donc un fonctionnement adéquat pour l'application avec un niveau de confiance suffisamment élevé pour entreprendre la fabrication.




FIG. 3.7: Performances simulées du six-port conçu (sans détecteurs)

3.5 Conception des condensateurs

Il a déjà été mentionné que la conception d'un SP à l'aide d'éléments discrets nécessite une grande précision au niveau de leur valeur nominale. Bien que les condensateurs MIM soient relativement simples à concevoir et à prédire, leur étude est ici approfondie de sorte à augmenter le degré de confiance quant à la précision de la valeur nominale obtenue. Le calcul de la valeur nominale de la capacité se fait en tenant compte de la surface de la plaque supérieure et de la capacité parasite des ponts aériens nécessaires à la connexion. La valeur nominale de la capacité est habituellement très près de la capacité réelle pour les fréquences basses. Cependant, à mesure que la fréquence augmente, la capacité résultante augmente exponentiellement jusqu'à la résonance.

Cette section tente de valider ce calcul et d'en estimer l'erreur. Quelques exemples de condensateurs parallèles, fabriqués et mesurés ont été obtenus de TQT. L'étude de celles-ci révèle certains écarts tels qu'illustrés au tableau 3.3. Ces écarts sont évalués ponctuellement à la fréquence de travail maintenant de 6 GHz à l'exception de la valeur calculée qui représente une valeur nominale (statique). L'écart entre le calcul et le modèle représente donc l'augmentation exponentielle de la capacité avec une augmentation de la fréquence. On remarque que la précision du calcul comparativement aux résultats obtenus par mesure est inversement proportionnel à la valeur nominale de conception du condensateur jusqu'à 5 pF. Au delà de cette valeur, l'écart s'accroît de nouveau (non-illustré). Il est important de noter que les données de mesures des condensateurs utilisées pour la comparaison et fournies par TQT représentent la moyenne sur plusieurs échantillons. Le nombre de condensateurs pour lesquelles de telles données sont disponibles est cependant insuffisant pour établir une relation précise. Par contre, à l'aide d'une simple interpolation linéaire, il est possible de réduire significativement cet écart. Les condensateurs sont donc conçus selon les dimensions obtenues par le calcul mais en appliquant celui-ci à l'interpolation

linéaire selon le tableau de sorte à diminuer l'erreur. À titre d'exemple, deux capacités requises pour le dessin final sont de 1,049 pF et 1,78 pF et sont conçues pour 1,149 pF et 1,914 pF respectivement. Malheureusement, la mesure de ces condensateurs lors de la réception des circuits fabriqués indique que cette interpolation, alors justifiée par les données disponibles lors de la conception, a en fait augmenté l'erreur. En effet, les mêmes condensateurs fabriqués sont d'environ 1,156 pF et 1,94 pF à 6 GHz et donc beaucoup plus près des valeurs interpolées que des valeurs requises.

TAB. 3.3: Variation entre le calcul, le modèle et la mesure de capacités témoins du procédé MMW

Capacité	1-Calcul/Modèle	1-Mesure/Calcul	Modèle/Mesure-1
0,5 pF	6,79 %	13,8 %	24,4 %
1,0 pF	7,20 %	8,73 %	15,0 %
5,0 pF	9,52 %	0,66 %	11,2 %

3.6 Conception du détecteur

Le détecteur RF permet la mesure de signaux par le six-port en transposant certaines données du domaine fréquentiel au domaine CC et son étude théorique ainsi que sa caractérisation habituelle ont été présentées à la section 2.5. Il a déjà été mentionné qu'un détecteur peut être réalisé par l'utilisation d'une diode Schottky préférablement à polarisation nulle ("zéro-bias"). Le procédé MMW offre des diodes Schottky mais évidemment selon un éventail très limité où le principal critère de sélection est la puissance d'opération. Il n'existe malheureusement pas de diode Schottky à polarisation nulle pour ce procédé. La diode H2-38 μm a été recommandée par Dr. Chris Kong, l'assistant à la conception de TQT attribué au projet, et est donc utilisée pour la conception du détecteur. Tel qu'illustré à la gauche de la figure 3.8 réalisée par simulation du modèle, il est clair que la diode fournie n'est pas de polarisation nulle puisque la zone non-linéaire débute à environ 0,6 volt. La polarisation de la diode

augmenterait la complexité du récepteur autant au niveau du circuit MMIC qu'à l'extérieur. Pour cette raison et aussi parce qu'il s'agit de la première collaboration de fabrication avec TQT, la diode est utilisée non polarisée, ce qui implique nécessairement une puissance accrue des signaux d'entrée du six-port. Pour un rendement optimal, la diode doit être utilisée dans la zone quadratique. La partie droite de la figure 3.8 illustre la courbe I-V selon une échelle logarithmique de sorte à mettre en évidence la zone quadratique (une zone quadratique devient linéaire lorsque les échelles sont logarithmiques) et identifier la zone utile pour la conception d'un détecteur. La zone utile se situe entre 0,1 V et 1 V. Les paramètres R_s et C_{j0} permettent




FIG. 3.8: Courbes I-V de la diode Schottky H2-38 μm utilisée, échelles linéaires et logarithmiques

de vérifier que la diode est appropriée pour la conception d'un détecteur à l'aide des critères énoncés à la section 2.5. La fréquence de coupure de la diode est donnée par l'équation 3.4 et est 33 fois plus élevée que la fréquence d'opération de 6 GHz. C_{j0} est quant lui très inférieur au maximum de 177 pF requis. La diode fournie respecte donc largement les critères de sélection donnés par les équations 2.34 et 2.35 confirmant ainsi qu'elle est appropriée pour la réalisation d'un détecteur.

$$f_{c0} = \frac{1}{2\pi R_s C_{j0}} = \frac{1}{2\pi(15)(5,21 \times 10^{-14})} = 200 \text{ GHz}. \quad (3.4)$$

Le critère de détection de la diode est établi en fonction de la tension CC à la sortie. De plus la résistance de charge de la diode doit être suffisamment élevée pour obtenir une bonne sensibilité tel que mentionné dans la section 2.5. De précédents résultats sur ce type de récepteur ([14, 43]) suggèrent une résistance de charge de $1k\Omega$ et une tension minimale de 15 mV CC pour permettre une marge de manoeuvre suffisante pour le circuit de comparaison des niveaux. En premier lieu, la puissance d'entrée de la diode est optimisée en utilisant un filtre RF sommaire à la sortie de celle-ci pour obtenir le meilleur facteur de conversion entre les puissances RF et CC. Il en résulte une puissance d'entrée de -4 dBm. Une augmentation supplémentaire de la puissance d'entrée permet d'améliorer le facteur de conversion mais dépasse largement le critère 15 mV nécessaire. Il faut rappeler ici que la puissance est augmentée pour éviter de polariser la diode et non pour obtenir une sensibilité accrue. Le filtre en sortie a pour fonction d'éliminer toutes composantes RF qui pourraient surcharger les circuits basse fréquence en aval, ce qui suggère l'utilisation d'une grande capacité vers la masse. Le filtre est alors un filtre R-C composé d'une capacité à la masse, de la résistance vidéo de la diode et d'une charge de $1 K\Omega$. L'accroissement de la capacité diminue donc la largeur de bande en sortie du détecteur. Un condensateur de 10 pF s'avère un compromis judicieux tel qu'illustré par la réponse en fréquence de la figure 3.9 sachant que la fondamentale RF subit une perte de 40 dB. La réponse en fréquence de la diode est établie en l'utilisant pour mélanger des signaux de fréquence f_1 et $f_2 = f_1 + \Delta_f$ tout en variant Δ_f pour finalement normaliser le produit d'intermodulation $f_2 - f_1$ par rapport à sa valeur lorsque $\Delta_f = 0$. L'atténuation constatée peut être compensée par le gain du circuit de comparaison des niveaux au moins jusqu'à 50 Mb/s (25 MHz).

La conception du détecteur est finalisée en ajoutant le filtre présenté et un réseau d'adaptation d'entrée discret. Ce dernier est composé d'une résistance série de $40,77 \Omega$ et d'une inductance ayant une valeur nominale de 4,5 nH. Le réseau d'adaptation est évidemment conçu en utilisant les paramètres S grand signal. Il est à noter




FIG. 3.9: Réponse en fréquence du détecteur

que l'adaptation est difficile puisque le coefficient de réflexion est presque unitaire et que l'adaptation ne peut être améliorée davantage sans augmenter significativement les dimensions du circuit. Le type de détecteur conçu est donc de type bande étroite (section 2.5). Le tableau 3.4 résume l'écart entre les valeurs nominales à 6 GHz conçues et mesurées des éléments discrets utilisés. L'écart de l'inductance est réduit puisqu'un fichier de mesure a été utilisé lors de la conception. L'inductance entre en résonance aux environs de 12 GHz et serait difficilement utilisable près de cette zone en raison d'un taux de variation très élevé de sa valeur. Le condensateur commence à entrer en résonance à 8,5 GHz.

TAB. 3.4: Écarts des éléments discrets entre conception et mesure à 6 GHz

Valeur conçue	Valeur mesurée	Écart
4,40 nH/3,8 Ω	4,41 nH/3,34 Ω	0,23%/12%
10 pF	12 pF	20%

Avec une puissance d'entrée de -4 dBm, le détecteur fournit à sa sortie une tension CC de 30 mV pour une résistance de charge de 1 $k\Omega$ et une première harmonique ($f = 6$ GHz) à -40 dBm. On peut dès lors établir la puissance nécessaire aux deux

ports d'entrée du six-port à l'aide de la figure 3.7 :

$$\begin{aligned} P_{RF} = P_1 &= P_{dt} |_{dBm} + S_{14} |_{dB} - 3dB \\ &= -4 + 8 - 3 = 1 \text{ dBm} \end{aligned} \quad (3.5)$$

$$\begin{aligned} P_{LO} = P_6 &= P_{dt} |_{dBm} + S_{64} |_{dB} - 3dB \\ &= -4 + 10 - 3 = 3 \text{ dBm} \end{aligned} \quad (3.6)$$

Le modèle détaillé de la diode et ses paramètres ne peuvent être divulgués dans ce mémoire en raison d'une entente de confidentialité avec TQT. Pour évaluer la sensibilité du détecteur selon les relations données à la section 2.5 il faut obtenir les paramètres du modèle de la figure 2.18. Cependant, la diode n'est pas polarisée mais plutôt soumise à un grand signal et ces relations ne peuvent être utilisées puisque les termes d'ordre supérieur à deux ont été négligés. Les données de simulation indiquent cependant une sensibilité de 70,33 mV/mW. Un point d'opération moyen peut être approximé de façon très grossière en considérant la demie de la tension efficace du signal d'entrée où la demie prend en compte que la diode ne conduit que lors de l'alternance positive. On obtient ainsi un point d'opération moyen à 0,24V, au sein de la zone efficace de la diode. En apposant ce résultat sur la courbe I-V on remarque, tel qu'il a été constaté lors des simulations, qu'un accroissement de la puissance d'entrée (ou tension) permettrait d'augmenter la sensibilité du détecteur.

Après compilation des résultats préliminaires et retour sur la conception du détecteur, une polarisation appropriée de la diode permettrait de réduire significativement la puissance d'entrée RF requise. De plus, les craintes quant à la fabrication et l'augmentation de la complexité du circuit MMIC par la polarisation s'avèrent injustifiées puisqu'une connexion extérieure de la diode est déjà existante et qu'il ne suffirait qu'à appliquer une tension négative au niveau de la cathode, par le port de sortie. Il faudrait par contre filtrer cette polarisation pour éviter qu'elle ne réduise la sensibilité du circuit de comparaison des niveaux en surchargeant les amplificateurs opérationnels.




FIG. 3.10: Pertes de retour du détecteur : a) sans polarisation ($P_{in} = -4 \text{ dBm}$), b) avec polarisation

La consommation réduite de puissance par l'utilisation de diodes Schottky ordinaires non-polarisées perd donc sa légitimité puisqu'une augmentation de la puissance des signaux d'entrée est alors nécessaire et que la puissance RF est plus coûteuse que la puissance CC. De plus, l'ajout de polarisation aurait permis un ajustement de l'adaptation de la diode par la mesure du circuit de détection seul en variant la polarisation. Le six-port pourrait alors être alimenté par des signaux d'entrée de puissance largement inférieure mettant en relief l'un des avantages de ce dernier. En conséquence, la polarisation des circuits obtenus est étudiée de sorte à diminuer la puissance requise à l'entrée. Les simulations indiquent la possibilité d'un compromis sans trop affecter l'adaptation. On obtient ainsi une tension de 28 mV à la sortie du détecteur pour une polarisation CC de 0,45 V et une puissance d'entrée RF de -16 dBm, beaucoup plus réaliste. La contribution de la polarisation CC sur la tension de sortie est alors négligable et la puissance à la première harmonique de -50 dBm. Les mesures au niveau du détecteur seul indiquent par contre une légère variation. En effet, pour maintenir la puissance d'entrée à -16 dBm, il est nécessaire d'augmenter la tension de polarisation CC à 0,7 V (28,3 μA) pour obtenir 28 mV à la sortie dont moins de 8 mV ($I_{POL} \times 1 \text{ k}\Omega$) proviennent de la polarisation et ne sont pas utiles.

Tel qu'illustré à la figure 3.10b, l'adaptation maximale est obtenue à 5,9 GHz. Par les résultats de mesure, on obtient alors une sensibilité de 796,21 mV/mW, soit une nette amélioration au prix d'une réduction de la qualité de l'adaptation.

3.7 Le six-port avec détecteurs : performances globales

Les différentes composantes du circuit étudiées jusqu'ici sont ensuite assemblées automatiquement par l'utilitaire à dessin du logiciel ADS. La figure 3.11 est une photographie du circuit fabriqué où chacun des composants y est identifié. Les condensateurs ont tous une connexion à la masse non visible puisque le via se trouve sous la plaque inférieure. Le circuit mesure $3,58 \times 3,01 \text{ mm}^2$ et respecte donc la limite de $4 \times 4 \text{ mm}^2$ imposée pour le procédé MMW. La figure 3.12 illustre les performances mesurées et simulées du circuit complet. On remarque premièrement une bonne similitude entre les simulations et les mesures. En raison de l'erreur de conception des condensateurs composants les coupleurs directionnels énoncée plus tôt (section 3.5), le circuit fabriqué présente une dégradation de l'adaptation et de l'isolation. La déviation en fréquence de 6 GHz à 5,8 GHz entre la simulation et la mesure est quant à elle causée par un retour aux valeurs nominales des inductances requises pour 5,8 GHz. Ceci a pu être confirmé par la mesure des éléments inductifs puisqu'un circuit de caractérisation a également été fabriqué (voir section 3.2). Les paramètres S indiquent cependant des performances suffisantes pour l'utilisation du circuit au sein du récepteur envisagé. Finalement, la figure 3.13 illustre les tensions de sorties aux détecteurs pour une différence de phase donnée entre les signaux d'entrée RF et LO. On remarque que le détecteur s'accorde bien avec les propriétés de phase d'un signal à amplitude constante portant une modulation de type QPSK. Cette figure permet également d'établir un schéma de conception préliminaire pour le circuit de détection ayant pour tâche de comparer les différents niveaux et d'associer un état de modulation approprié. Ce circuit sera décrit explicitement au chapitre suivant.




FIG. 3.11: Microphotographie du circuit MMIC fabriqué ($3,58 \times 3,01 \text{ mm}^2$)




FIG. 3.12: Réponse en fréquence simulée (a) et mesurée (b) du six-port complet




FIG. 3.13: Tensions de sorties pour un balayage de la phase relative entre les signaux d'entrée LO et RF (simulation)

CHAPITRE 4

LE RÉCEPTEUR SIX-PORT ET LE BANC DE MESURES

Les précédents chapitres ont surtout porté sur la jonction SP intégrée. Celle-ci a été présentée et analysée de façon théorique, pratique et sa conception en circuit intégré détaillée selon le procédé de fabrication choisi. Ici seront traités l'intégration de la jonction au récepteur, le circuit en bande de base (comparateur), le montage de mesure et les performances mesurées du récepteur.

4.1 Le décodeur-comparateur

Le rôle du circuit en bande de base est d'interpréter les signaux à la sortie de la jonction SP et d'associer un état de modulation approprié en temps réel. À la section 3.7, le comportement de la jonction lorsque soumise à deux signaux à amplitude constante où la phase relative est variée sur 360° a été présenté. Pour un signal modulé QPSK (quatre états de phase séparés de 90°), on constate qu'une seule sortie de la jonction est maximale pour chacun des états. Le décodeur peut donc être réalisé par une simple comparaison pour identifier laquelle des sorties est maximale à chaque instant donné d'où l'appellation "comparateur". Puisque les signaux de sortie du SP présentent une variation maximale équivalente au taux de modulation, ceux-ci sont considérés tels les signaux en bande de base d'un récepteur conventionnel (ex. super-hétérodyne). De plus, le circuit en bande de base limite le taux de données maximal pouvant être obtenu du récepteur en raison de la vitesse maximale de sa circuiterie. Il est aussi nécessaire d'amplifier les signaux de sortie du SP pour permettre une meilleure résolution de comparaison. Il est proposé de comparer les signaux de sortie par un circuit à deux fonctions : un sous-circuit réalisant une moyenne ajustable des quatre signaux et un second effectuant la comparaison. Le principe de fonction-

nement du circuit ainsi que les composants utilisés sont principalement inspiré de [14, 25].




FIG. 4.1: Architecture du circuit en bande de base

TAB. 4.1: Table de vérité associée au schéma de la figure 4.1

Maximum	V_A	V_B	V_C	I	Q
V_2	1	0	1	1	1
V_3	0	1	1	0	1
V_4	1	1	1	0	0
V_5	1	1	0	1	0

Le diagramme bloc de la figure 4.1 illustre la configuration retenue pour l'implantation du circuit décodeur-comparateur. On dénote principalement trois étages : un premier étage d'amplification, un second pour le calcul de la moyenne des quatre signaux de façon analogique et un dernier pour la comparaison par rapport à la moyenne et l'attribution des signaux de sortie IQ. L'étage d'amplification est réalisé

à l'aide de quatre amplificateurs opérationnels OPA2658 de *BURR-BROWN*. Cet amplificateur à contre-réaction de courant offre l'avantage d'une très large bande (max. 800 MHz pour un gain unitaire) et consomme peu de puissance. Un gain de dix permet de maintenir une largeur de bande légèrement supérieure à 100 MHz tout en amplifiant suffisamment un signal d'entrée d'au moins 15 mV (voir section 3.6) pour l'étage de comparaison. Ce même amplificateur est aussi utilisé pour le calcul de la moyenne ajustable par une configuration de sommateur. L'ajustement de la moyenne est réalisé par l'intermédiaire d'un potentiomètre en contre-réaction de sorte à s'assurer qu'un seul des quatre signaux soit supérieur à la moyenne à chaque instant. Le circuit de comparaison est, quant à lui, réalisé par quatre comparateurs TL3016. Ceux-ci peuvent être opérés très rapidement (7,5 ns typiquement) et sont conçus pour être interfacé directement à des circuits logiques TTL. Cette dernière caractéristique est importante puisque l'attribution des signaux I et Q de sortie se fait par des portes logiques de type NON-ET (74F00). Le TL3016 consomme également peu de puissance (10,6 mA à $\pm 5V$). Les portes logiques du circuit 74F00 ne peuvent opérer au delà de 100 MHz puisque le délai de propagation est au maximum de 5 ns aux conditions d'opération ambiantes. Le taux de transmission de l'information maximum pouvant être obtenu du prototype est donc essentiellement limité par la vitesse d'opération des comparateurs TL3016 du circuit de décodage.

La figure 4.2 illustre le schéma électrique complet du circuit de décodage où les quatre entrées proviennent directement de la jonction SP. Le circuit a été conçu pour accommoder deux types d'opération du récepteur : avec et sans polarisation. On peut donc observer à l'entrée du circuit un potentiomètre permettant d'annuler un décalage CC moyen généré par les diodes non-polarisées. Pour les raisons énoncées au chapitre précédent, il est préférable d'opérer le récepteur avec polarisation des diodes. Pour une opération avec polarisation, il est alors nécessaire d'insérer une capacité série élevée (1 μF) aux entrées pour éviter que la polarisation ne sature les amplificateurs opérationnels. Ce couplage AC peut affecter le récepteur tel qu'il a

été mentionné à la section 1.2.1 mais ces effets n'ont pu être constatés en raison des conditions d'opération et des taux de transferts pour les mesures. Les contrôles du décalage CC par potentiomètres sont alors inutiles pour ce type d'opération mais permettent tout de même d'imposer différents niveaux à l'entrée des amplificateurs pour ajuster et vérifier (en CC) le circuit sans affecter la jonction SP. On peut alors effectuer un premier ajustement des gains et de la moyenne. On constate également que les étages sont séparés par des résistances de $0\ \Omega$ pour permettre de vérifier chacun d'eux indépendamment.




FIG. 4.2: Schéma électrique complet du circuit en bande de base

La figure 4.3 est une photographie du prototype réalisé. Le circuit MMIC est fixé au centre du plan de masse (gauche) et les connexions des entrées se font par l'intermédiaire de la station sous pointe tandis que les signaux de sortie sont acheminés au circuit en bande de base par de fins fils d'or (wire-bond) de $25,4\ \mu\text{m}$ (1 mil) de diamètre.




FIG. 4.3: Photographie du prototype

4.2 Montage de mesure

Le montage de mesure a pour fonction de permettre la mesure du taux d'erreur pouvant être obtenu du récepteur selon différentes conditions. Il a déjà été mentionné que le récepteur requiert deux signaux d'entrée aux environs de 6 GHz idéalement de puissance comparable : un premier modulé et un second non-modulé (référence). Le signal de référence est nécessaire puisqu'un circuit de récupération de la porteuse n'a pas été développé. Au chapitre précédent il a été mentionné que les diodes polarisées offrent des performances optimales à une fréquence de 5,9 GHz et une puissance d'attaque de -16 dBm, ce qui implique une puissance d'entrée de -11 dBm pour le port RF et de -9 dBm pour le port LO de la jonction SP (voir équation 3.5). Le montage de mesure est conçu pour assurer ces niveaux de puissance.

Au Poly-Grames, un seul appareil, le modulateur vectoriel HP83712B, offre une modulation QPSK et la fréquence RF de sortie maximale de celui-ci est de 250 MHz. Il est donc nécessaire de translater ce signal en fréquence ainsi que la référence jusqu'à 5,9 GHz par un montage de mélangeurs et de filtres micro-ondes tout en maintenant une relation cohérente entre les deux signaux. La cohérence est maintenue en uti-

lisant le même oscillateur local pour les deux signaux d'entrée par l'intermédiaire d'une sortie arrière du HP83712B fournissant le signal non-modulé utilisé par l'appareil. De plus, ces deux signaux RF doivent être libres de toute interférence dans la bande d'opération pour reproduire des conditions d'opération idéales de sorte à permettre de générer et surtout contrôler les conditions d'opération non-idéales que l'on désire évaluer. Il faut donc éliminer les interférences du banc de mesure. La figure 4.4 présente le diagramme bloc du banc de mesure où le produit d'intermodulation de deuxième ordre inférieur ($f_{LO} - f_{IF}$) est conservé pour l'attaque de la jonction. Ce diagramme bloc décrit également les caractéristiques de quelques modules utilisés dans le montage tel le diviseur, les mélangeurs, etc. La difficulté de réalisation de ce montage se situe surtout au niveau de la conception des filtres passe-bande et le modulateur vectoriel en est le responsable. En effet, une partie des signaux appliqués aux entrées LO et IF d'un mélangeur fuit vers la sortie (RF). Bien que les signaux subissent une forte atténuation lors de ce transfert, ils peuvent tout de même avoir une puissance suffisante pour perturber le récepteur. Dans le cas de la présente translation en fréquence, le signal de l'entrée IF (250 MHz) ne pose pas de problème puisque sa fréquence est très éloignée de celle du signal désiré (5,9 GHz) et qu'elle sera efficacement rejetée par le SP. Par contre, la fuite de l'entrée LO (6,15 GHz) n'est séparée du signal désiré que de 250 MHz. La faible fréquence maximale du HP83712B se traduit donc en la nécessité d'un filtre très sélectif en fréquence, présentant généralement des pertes d'insertion élevées. Dans le cas où un tel filtre entraîne trop de pertes ou que la sélectivité nécessaire ne peut être techniquement réalisée par les procédés de fabrication disponibles, la translation en fréquence devrait être réalisée en deux étages de mélangeurs et de filtres. Le passage à une fréquence intermédiaire permettrait alors de réduire suffisamment les contraintes de filtrage au coût d'un accroissement de complexité. Heureusement, cet accroissement de complexité n'est pas nécessaire puisqu'un filtre suffisamment performant peut être réalisé.

La difficulté de fabrication d'un filtre passe-bande sélectif se situe au niveau des




FIG. 4.4: Architecture du montage de mesure

coupleurs aux extrémités. Par exemple, le filtre conçu nécessite un espacement de couplage très fin de l'ordre de $127\ \mu\text{m}$ pour une réalisation sur un substrat Duroïde 6010 ($\epsilon_r = 10,2$, $H=254\ \mu\text{m}$) et une impédance caractéristique de $50\ \Omega$. En prenant en considération un surdéveloppement de $17,78\ \mu\text{m}$ de chaque côté on se retrouve très près de la limite de ce que peut produire avec précision le procédé de circuit imprimé du Poly-Grames. Contrairement à ce que l'on pourrait croire, la sélection d'un substrat ayant une permittivité inférieure ne permet pas nécessairement d'élargir l'espacement. Il est vrai que le couplage augmente avec une réduction de la permittivité pour un même espacement mais seulement lorsque la largeur des lignes reste inchangée. En effet, l'augmentation de la largeur nécessaire des lignes pour obtenir une impédance caractéristique de $50\ \Omega$ sur un substrat à permittivité réduite compense négativement le couplage et à la limite requiert même une réduction additionnelle de l'espacement.

Une solution plus appropriée consisterait à concevoir le filtre à une impédance caractéristique plus élevée. Il serait alors possible d'obtenir une meilleure marge de manoeuvre au prix d'un léger agrandissement du circuit vu la nécessité de conversion d'impédance. Une autre possibilité consiste à obtenir une meilleure précision ($25,4\ \mu\text{m}$) en fabriquant le filtre par le procédé MHMIC sur céramique mais l'ordre du filtre s'en trouverait limité en raison des dimensions physiques maximales réduites à $22,86\ \text{X}\ 22,86\ \text{mm}$ puisque la dimension des coupleurs est inversement proportionnelle à la fréquence de résonance désirée. Toutefois, puisque la réalisation d'un filtre se fait habituellement en quelques itérations de conception et vu les coûts de fabrication accrus du procédé MHMIC, le procédé de circuit imprimé est préféré. Les premiers essais de fabrication d'un filtre d'impédance caractéristique de $50\ \Omega$ démontrent qu'il est possible de réaliser un tel circuit malgré quelques légères anomalies de reproductibilité.

Les critères de conception des filtres sont une bande passante de 5,8 à 6 GHz et une réjection d'au moins 20 dB aux fréquences 5,65 et 6,15 GHz. La figures

4.5 illustre les performances obtenues des filtres. Évidemment, les pertes d'insertion (6,54 dB) du filtre sont élevées puisqu'il est composé de cinq sections de couplage. Ces pertes peuvent par contre être compensées par l'augmentation de la puissance RF fournie par les mélangeurs puisque ceux-ci ont été sélectionnés en assurant une marge de manoeuvre suffisante au niveau de leur puissance de sortie. Les mesures indiquent que le filtre opère entre 5,75 GHz et 5,95 GHz et présente une variation de 4 dB sur cette bande. Cette largeur de bande d'opération est suffisante pour ne pas trop affecter les 2,5 premiers lobes (3 premiers nuls) de chaque côté de la fréquence centrale du signal QPSK jusqu'à un taux de transfert de 67 Mb/s.

Pour éviter une autre itération de fabrication des filtres, la fréquence de travail des différents modules est ajustée selon les résultats mesurés des deux filtres passe-bande ce qui implique une fréquence d'opération du récepteur à 5,85 GHz. Le taux de réjection aux fréquences 5,60 GHz et 6,10 GHz sont respectivement de 26,2 dB et 24,57 dB en tenant compte des pertes d'insertion. La largeur des lignes du filtre varie entre 198,12 et 233,68 μm et les espacements de couplage entre 127 et 878,84 μm . La dimension totale du circuit est d'environ 3,05 X 1,27 cm.




FIG. 4.5: Performances mesurées des deux filtres : a) S_{11} et S_{21} , b) S_{22}

La figure 4.6 est une photographie de la partie du montage permettant de générer les deux signaux RF d'entrée de la jonction. On peut y identifier un diviseur de

puissance, les deux mélangeurs, les deux filtres passe-bande ainsi qu'un atténuateur et un déphaseur. L'atténuateur est utilisé pour obtenir le déséquilibre idéal de 2 dB entre les signaux RF et LO de la jonction alors que le déphaseur permet de calibrer le récepteur de sorte à ce que ces mêmes signaux aient une relation de phase multiple de 90° lorsqu'ils atteignent les détecteurs. Les figures 4.7 et 4.8 illustrent les spectres typiques acheminés aux entrées RF et LO de la jonction SP. On remarque que les filtres suppriment adéquatement les parties indésirables des spectres d'entrée. Le SP est alimenté à environ -14 dBm par le port LO et -16 dBm par le port RF, soit légèrement sous les niveaux optimaux. On obtient ainsi une différence de tension de 22 mV aux sorties des détecteurs pour un taux de transfert à 40 Mb/s.




FIG. 4.6: Circuit d'élévation en fréquence

4.3 Performances du récepteur

Tel qu'il a été mentionné en introduction, l'un des objectifs est de maintenir ou améliorer les performances obtenues par des prototypes ayant un niveau d'intégration inférieur. Ces derniers ont été caractérisés selon plusieurs conditions qui ne seront pas toutes répétées dans ce mémoire [13, 43]. Essentiellement, trois mesures sont




FIG. 4.7: Spectre à l'entrée LO du SP incluant une perte de 4 dB par rapport au niveau réel

répétées dans le but de démontrer que le récepteur conçu réalise des performances comparables.

La figure 4.10 illustre le taux d'erreur (BER) en fonction du taux de transfert de données sans bruit ajouté au système. On constate que le récepteur opère bien au-delà du taux de 50 Mb/s espéré. La limite observée (environ 100 Mb/s) est fonction de la fréquence d'opération maximale des circuits intégrés utilisés pour réaliser le traitement de signal analogique en bande de base puisqu'aucun filtrage n'a été ajouté. Un filtrage est par contre présent au niveau du montage de mesure dans le circuit de translation en fréquence mais ce dernier n'affecte pas suffisamment le signal pour qu'un effet notable sur le BER soit observé. On peut noter que les ajustements du récepteur sont par contre plus délicats avec une augmentation du taux de transfert de données principalement en raison d'une diminution de la différence de tension à la sortie des détecteurs (voir section 3.6). Un taux de 40 Mb/s à 50 Mb/s permet des ajustements raisonnablement stables.

Tous les récepteurs PSK sont sensibles à la rotation de la constellation puisque l'état transmis peut alors franchir plus facilement la zone de décision d'un état ad-




FIG. 4.8: Spectre à l'entrée RF du SP incluant une perte de 4 dB par rapport au niveau réel

jacent. La figure 4.11 illustre le BER en fonction de la rotation de la constellation sans bruit ajouté au système. On remarque que le récepteur tolère une rotation de $\pm 25^\circ$ après quoi le taux d'erreur augmente rapidement jusqu'à la limite théorique idéale de 45° . Ce comportement correspond aux résultats obtenus par les prototypes antérieurs et d'autres récepteurs commerciaux [39].

La dernière courbe générée pour caractériser le récepteur est le BER en fonction du ratio de l'énergie par bit et de la densité spectrale du bruit dans le système. Cette courbe est l'une des plus importantes pour un récepteur numérique tel celui conçu et sert à valider la conception et comparer les récepteurs. Malheureusement, l'importante puissance de bruit blanc requise à l'entrée du SP pose plusieurs problèmes. En effet, les diodes étant peu sensibles, le signal d'entrée doit être maintenu à un niveau suffisamment élevé pour générer la tension minimale requise à l'entrée du circuit en bande de base. Il est donc nécessaire d'augmenter la puissance du bruit blanc inséré dans le système. Or, un bruit blanc est difficile à amplifier d'autant plus que le gain requis est considérable. La principale difficulté réside dans le fait que le gain peut varier en fonction de la fréquence, ce qui produit un bruit coloré. Aussi, le bruit est




FIG. 4.9: Photographie du banc de mesure

l'élément déclencheur de tout oscillateur. Un fort gain peut donc signifier l'apparition de raies spectrales de forte puissance comparativement au niveau de bruit.

Cette condition d'opération est générée en ajoutant un bruit blanc d'intensité contrôlée autour de $250 \text{ MHz} \pm 100 \text{ MHz}$ au niveau du mélangeur RF, par un combineur, au signal modulé provenant du générateur vectoriel (voir figure 4.6). La courbe obtenue est illustrée à la figure 4.12.

On constate que les performances de la jonction SP MMIC sont nettement inférieures à celles obtenues d'un précédent prototype de récepteur dont les données de mesure sont rapportées pour faciliter la comparaison. En effet, le précédent récepteur suit de très près la courbe théorique du QPSK. Les performances du prototype MMIC se justifient par plusieurs facteurs. Premièrement, le niveau de signal à l'entrée de la jonction SP est ajusté au minimum pour réduire les contraintes d'amplification du bruit à ajouter au signal modulé, ce qui entraîne un fonctionnement précaire et une plus grande vulnérabilité. Cet ajustement s'est avéré nécessaire puisque l'amplificateur utilisé avait beaucoup de mal à fournir et maintenir un bruit blanc suffisamment




FIG. 4.10: Taux d'erreur en fonction du taux de transfert de données

élevé pour permettre d'atteindre les petits rapports E_b/N_0 . Deuxièmement, le bruit généré n'est pas tout à fait blanc. Le bruit présente une variation d'environ 3 dB du lobe central au deuxième lobe secondaire du spectre QPSK. On constate, par contre, que la courbe du récepteur MMIC tend à rejoindre celle du précédent prototype pour les rapports E_b/N_0 élevés. Il y a donc de bonnes raisons d'espérer une meilleure correspondance entre les résultats des deux prototypes si les conditions optimales de mesure peuvent être générées, c'est-à-dire un niveau de bruit blanc sur une plus large bande et suffisamment élevé pour augmenter la puissance des signaux d'entrée du SP de sorte à permettre une plus grande marge de manoeuvre.




FIG. 4.11: Taux d'erreur en fonction de la rotation de la constellation à 40 Mb/s




FIG. 4.12: Taux d'erreur en fonction du rapport de l'énergie par bit et de la densité spectrale du bruit pour un taux de 40 Mb/s : a)Théorie QPSK, b)Précédent prototype [39], c)Récepteur avec jonction SP MMIC

CHAPITRE 5

RÉCUPÉRATION DE LA PORTEUSE

La modulation QPSK ainsi que les autres techniques de modulation de phase similaires sont pour la plupart utilisées sous leur forme cohérente en raison d'une architecture de système plus simple et d'une meilleure robustesse dans un environnement où il peut y avoir une dérive en fréquence. En pratique, cela signifie que le récepteur et le transmetteur doivent utiliser un signal de référence de fréquence (ou phase, $\phi = \frac{d\omega}{dt}$) identique dans le temps. L'unique méthode capable de reproduire cette condition consiste à acheminer le signal provenant d'un même oscillateur local à la fois au récepteur et au transmetteur. Toutes les mesures présentées au chapitre 4 sont d'ailleurs réalisées par cette méthode. En effet, le banc de mesure utilise les mêmes signaux de base pour générer le signal de référence et le signal modulé QPSK à 5,8 GHz. Évidemment, cette méthode est implicitement exclue pour le cas réel d'un système de communication micro-ondes puisque l'on désire transmettre l'information sans aucune connexion physique. Les signaux de référence doivent donc être générés indépendamment mais synchronisés d'une manière quelconque. Ce chapitre porte sur cette synchronisation plus communément appelée : la récupération de la porteuse. Quelques méthodes y sont présentées et étudiées dans le but d'identifier une méthode susceptible de réaliser des performances adéquates tout en maintenant les principaux avantages de l'architecture du récepteur proposé.

5.1 Caractérisation des méthodes de récupération propices au QPSK

Les méthodes de synchronisation sont par nature imparfaites. Elles ont une influence directe sur les performances du système de communication en terme de vulnérabilité aux interférences internes et externes. On peut spécifier ici que le circuit de récupération de la porteuse ne se retrouve qu'au niveau du récepteur puisque celui-ci

est normalement conçu pour être suffisamment souple pour suivre un signal émanant d'un transmetteur suffisamment stable. Normalement, les récepteurs ainsi que les méthodes de récupération sont évaluées selon des scénarios permettant d'isoler les types d'interférences les plus susceptibles d'en affecter les performances.

Dans le cas particulier de la modulation de phase, l'une des principales interférences est le bruit de phase. Par définition, le bruit de phase est une variation aléatoire (normalement assumée gaussienne) de la phase d'un signal dans le temps et peut présenter des dépendances d'ordre thermique, électrique et mécanique. Cette interférence est surtout interne dans le sens qu'elle est principalement générée à même le récepteur et le transmetteur au niveau de leur oscillateur local respectif. Puisque le bruit de phase est concrètement une variation de la phase de l'oscillateur local du récepteur par rapport à celle de l'oscillateur local du transmetteur, il est de coutume de supposer un transmetteur idéalement stable et de transposer l'ensemble du bruit de phase là où il prend effet : au récepteur. Le bruit de phase provoque une vibration circulaire de la constellation I-Q et introduit une erreur lorsqu'il pivote momentanément l'état réel dans la zone de décision d'un état adjacent (voir section 1.1).

Un autre paramètre important du circuit de récupération de la porteuse est le temps d'acquisition. Le temps d'acquisition est le temps requis pour que le circuit atteigne un état suffisamment stable. En effet, lors de la mise en fonction du circuit ou lors de transmission de données par salves, la relation de phase entre le récepteur et le transmetteur est, au départ, aléatoire. Dans un premier temps, le circuit cherche d'abord à établir une synchronisation avec le transmetteur qu'il tentera de maintenir par la suite. Les méthodes de récupération sont donc comparées par leur temps d'acquisition respectif, l'objectif étant d'obtenir une synchronisation rapidement avec le moins d'erreur possible. En contrepartie, plus le régime d'acquisition du circuit de récupération de la porteuse est rapide, plus il sera sujet aux perturbations extérieures

tel le bruit, les interférences par canaux adjacents, etc. À l'inverse, une récupération précise et plus stable requiert normalement un temps d'acquisition élevé.

À première vue, les deux étapes de synchronisation et de maintien peuvent sembler ne former qu'une seule. Elles sont subdivisées dans ce texte puisqu'elles le sont dans la réalisation pour la majorité des cas. En effet, lors de l'étape d'acquisition, le circuit est normalement configuré pour une réponse plus large de sorte à ce qu'une synchronisation brute puisse être obtenue rapidement. Ensuite, une synchronisation précise et moins sensible aux interférences est obtenue par une réponse plus sélective en modifiant le même circuit ou en utilisant un circuit complémentaire.

5.2 Présentation de méthodes de récupération de la porteuse adaptées au QPSK

5.2.1 Mise à la puissance quatre

Cette méthode de récupération est fondée sur un principe général des modulations de phase (PSK) selon lequel un circuit non-linéaire de puissance M (domaine temporel), dont la valeur de M correspond au nombre d'états de phase permet de retirer la modulation du signal. Pour un signal modulé QPSK, il est alors nécessaire d'utiliser un circuit appliquant une puissance d'ordre quatre au signal modulé tel qu'illustré à la figure 5.1 puisqu'il y a quatre états de phase. Un tel circuit est plus communément appelé "quadrupleur" en raison de l'effet multiplicatif dans le domaine spectral.




FIG. 5.1: Circuit quadrupleur

Un signal modulé QPSK peut se décrire mathématiquement par

$$S_{RF}(t) = \frac{A}{\sqrt{2}} \cos \left[\omega_c t + \frac{\pi}{4}(2m - 1) \right], \quad \text{où } m = 0, 1, 2, 3. \quad (5.1)$$

Si l'on effectue la mise au carré du signal à deux reprises, tout en faisant abstraction des composantes continues, nous obtenons la relation suivante :

$$\begin{aligned} [S_{RF}(t)]^4 &= \frac{A^4}{16} \cos^2 \left[2\omega_c t + \frac{\pi}{2}(2m - 1) \right] \\ &= \frac{A^4}{32} \{ 1 + \cos [4\omega_c t + \pi(2m - 1)] \} \end{aligned} \quad (5.2)$$

où l'on peut extraire un signal de référence

$$R(t) = \frac{A^4}{32} \cos [4\omega_c t + \pi(2m - 1)], \quad \text{où } m = 0, 1, 2, 3. \quad (5.3)$$

On constate que la modulation est retirée puisque les différentes valeurs possibles de "m" produisent dans tous les cas une phase multiple de π . Il est par contre nécessaire de ramener le signal à la fréquence d'opération du récepteur puisque la fréquence de la référence ainsi obtenue est quatre fois supérieure à celle du signal reçu. Cette technique est bien connue sous le nom de boucle de mise au carré pour le BPSK ("squaring loop" [7, 36, 45, 5, 11]). Au départ un tel circuit se stabilisera à un état de phase quelconque multiple de 90° puisque la valeur de départ de "m" est inconnue, produisant ainsi une ambiguïté de phase. L'effet de l'ambiguïté se manifeste par une rotation de la constellation et ce problème peut être résolu par l'utilisation d'un protocole de communication ayant une séquence unique de bits connus souvent appelé *preamble*, une autre séquence d'entraînement ou le codage des données (ex : NRZ) permettant d'associer la table de vérité appropriée à l'information démodulée. La technique du circuit quadrupleur a été étudiée par un autre étudiant et ses travaux sont résumés en [13]. En bref, les résultats de mesures sur un prototype conçu pour une fréquence RF de 2,45 GHz indiquent qu'un tel circuit de récupération

s'applique bien aux récepteurs à base du circuit SP. Par contre, la multiplication par quatre du signal peut s'avérer laborieuse et même impossible pour les fréquences d'opération RF plus élevée. De plus, le circuit non-linéaire tend à accroître le bruit près de la porteuse récupérée de quatre fois la fréquence de travail RF de sorte qu'un filtre passe bande très étroit est habituellement requis. Pour cette raison, cette méthode utilise normalement une boucle à verrouillage de phase (PLL). Le temps d'acquisition dépend alors des performances de cette boucle. Finalement, cette technique de récupération est dépendante du type de modulation de phase utilisée. Elle s'applique bien à la modulation QPSK, mais il serait difficile sinon déraisonnable de l'implanter sur des systèmes de communication utilisant les modulations 8-PSK ou 64-QAM en raison la mise à la puissance du signal requise et l'importance de l'effet multiplicatif en fréquence.

5.2.2 Boucle de Costas

La boucle de Costas est largement utilisée pour la récupération de la porteuse dans les systèmes de communication qui utilisent une modulation cohérente tel le PSK. La figure 5.2 en illustre le principe pour les signaux modulés QPSK et plusieurs autres schémas de réalisation sont possibles. La boucle de Costas est en fait une boucle à verrouillage de phase (PLL) contenant deux détecteurs de phase modulo- π en quadrature. En effet, un tel PLL est en mesure de se verrouiller sur un signal QPSK sans être affecté par la modulation et aura aussi une ambiguïté de phase pouvant être résolue selon la méthode énoncée à la section 5.2.1. La boucle de Costas est l'équivalent stochastique de la méthode de la mise à la puissance M. Ceci signifie que les compromis entre le temps d'acquisition et la largeur de bande du bruit (bruit de phase sur la porteuse récupérée) sont essentiellement les mêmes. Malgré son apparence complexe, cette méthode peut dans certains cas être plus simple puisqu'elle ne produit aucune élévation de la fréquence dans la circuiterie comme le fait la précédente méthode. Par contre, tel qu'illustré au niveau du schéma, la boucle




FIG. 5.2: Boucle de Costas

nécessite plusieurs mélangeurs RF (au moins deux), composant que l'on désire au départ éliminer par l'utilisation de la jonction SP, de sorte à faciliter la conception de récepteurs à conversion directe opérant à des fréquences élevées. Pour ces raisons, la technique de la boucle de Costas n'est pas retenue pour le récepteur étudié.

5.2.3 Boucle de contre-réaction de décision

L'avantage de cette méthode est qu'elle permet une estimation de l'erreur de phase indépendante des données passées ou futures par un échantillonnage synchronisé (décision). En effet, les autres méthodes estiment l'erreur de phase de façon continue sur des trains de bits en bande de base non rectangulaires puisque limités en largeur de bande. En conséquence, les signaux de contrôle du VCO sont corrompus par du bruit et ce, même si aucun bruit externe n'est ajouté au signal reçu. Tel qu'illustre la figure 5.3, cette méthode utilise également des boucles de contre-réaction en phase et en quadrature tout comme la boucle de Costas. Par contre, la décision se fait avant la contre-réaction en utilisant, par exemple, des dispositifs tels des filtres de type "integrate and dump" ou "sample and hold". La porteuse peut-être récupérée pour tous les signaux modulés en phase ou dérivés (ex :16-QAM).

Cette méthode de récupération n'est par contre pas appropriée pour le récepteur conçu essentiellement pour le motif énuméré en 5.2.2. De plus, les systèmes utilisant cette méthode ont de bonnes performances de récupération de la porteuse au prix d'un temps d'acquisition relativement long puisque la synchronisation (horloge) doit d'abord être récupérée.




FIG. 5.3: Boucle de contre-réaction de décision

5.2.4 Démodulation-Remodulation

La Démodulation-Remodulation, tel qu'illustré par la figure 5.4, consiste d'abord à démoduler le signal reçu, moduler le signal provenant du VCO local par les données obtenues et comparer en phase la version locale avec le signal original pour générer un signal de contrôle pour le VCO. Cette méthode offre l'avantage d'un temps d'acquisition très court tout en maintenant d'excellentes performances de récupération. Une variante intéressante de ce concept est la technique de la modulation inverse mieux connue sous le nom "Reverse Modulation Loop (RML)"[24] illustrée à la figure 5.5. Cette technique consiste à annuler la modulation du signal reçu par l'utilisation d'un modulateur vectoriel et requiert potentiellement moins de composants que les méthodes en 5.2.1 et 5.2.2. Le signal reçu est alors retardé et remodulé en fonction du symbole extrait de sorte à ce qu'un même état soit maintenu à la

sortie du modulateur. Par exemple, un état à $+90^\circ$ sera remodulé de -90° et ainsi de suite pour maintenir un état de phase constant de 0° à la fréquence porteuse. Le comparateur de phase nécessaire dans la méthode originale est alors transporté au sein d'une boucle à verrouillage de phase (PLL) qui épure le signal de référence (LO) et contrôle le VCO. Toute la boucle peut aussi être miniaturisée (incluant le PLL) et implantée à même un circuit MMIC pour de meilleures performances et une plus grande fiabilité. Il a été démontré que cette méthode est efficace pour des taux de transmission très rapide (120 Mbps). Il a également été démontré que le bruit de phase résultant de données aléatoires, et dont la forme des pulses est autre que rectangulaire, est inférieur à celui généré par la méthode de mise à la puissance M [8]. Cependant, il est difficile d'établir clairement que c'est également le cas pour les méthodes de Démodulation-Remodulation et la boucle de Costas. Par contre, la méthode RML est très sensible au niveau de l'ajustement du délai appliqué au signal original. Un mauvais ajustement du délai peut affecter grandement le BER ou forcer le retour à l'étape d'acquisition du PLL, interrompant ainsi la réception des données. Cette méthode est à la base du circuit de récupération proposé dans ce mémoire.




FIG. 5.4: Démodulation-Remodulation




FIG. 5.5: Modulation inverse

5.3 Proposition d'un circuit de récupération de la porteuse

Tel que mentionné dans la précédente section, la méthode de récupération de la porteuse par modulation inverse est retenue pour investigation dans ce mémoire principalement pour ses nombreux avantages et sa compatibilité avec les objectifs initiaux pour la réalisation d'un récepteur numérique à base de circuits six-ports. Tel qu'illustré par la figure 5.5 (méthode modifiée), la méthode requiert un circuit de démodulation, un circuit à délai, un PLL et un modulateur vectoriel. Le circuit à délai et le PLL ne seront pas traités dans ce mémoire principalement en raison de leur complexité et de la difficulté d'inclure les phénomènes propres à ces circuits dans la simulation de la méthode. En effet, l'étape d'acquisition du circuit de récupération n'a pu être simulée en raison de la complexité que représente la simulation combinée des domaines spectral et temporel du système pour le logiciel ADS (erreurs de convergence). Dans l'architecture envisagée, le circuit décrit au chapitre 4 est utilisé pour la démodulation. Il ne manque alors qu'un élément : le modulateur vectoriel.

Il est possible de réaliser un modulateur vectoriel par la même jonction SP décrite au chapitre 3 si l'on remplace les détecteurs par des impédances variables. Les critères

de conception de la jonction SP sont en effet très similaires peu importe qu'elle soit utilisée au sein du démodulateur ou du modulateur. Une jonction conçue pour être utilisée dans la réalisation d'un modulateur peut donc être dupliquée pour le circuit de démodulation mais pas à l'inverse tel qu'il sera illustré plus loin. De plus, l'utilisation de la jonction au sein du modulateur permet d'éviter d'avoir recourt aux mélangeurs RF, souvent utilisés dans la réalisation de modulateurs vectoriels. Pour illustrer le fonctionnement du modulateur prenons l'exemple du coupleur hybride de la figure 5.6a. Puisque tous les ports sont adaptés, le circuit présente la matrice S suivante :

$$[S] = \frac{1}{\sqrt{2}} \begin{pmatrix} 0 & j & 1 & 0 \\ j & 0 & 0 & 1 \\ 1 & 0 & 0 & j \\ 0 & 1 & j & 0 \end{pmatrix} \quad (5.4)$$

Les ondes incidentes a_i et sortantes b_j aux différents ports s'expriment donc par les relations suivantes :

$$b_1 = \frac{-1}{\sqrt{2}}(ja_2 + a_3) \quad (5.5)$$

$$b_2 = \frac{-1}{\sqrt{2}}(ja_1 + a_4) \quad (5.6)$$

$$b_3 = \frac{-1}{\sqrt{2}}(a_1 + ja_4) \quad (5.7)$$

$$b_4 = \frac{-1}{\sqrt{2}}(a_2 + ja_3) \quad (5.8)$$

Si par contre nous introduisons un coefficient de réflexion Γ aux ports 2 et 3 tel qu'illustré à la figure 5.6b, nous avons $a_2 = \Gamma b_2$, $a_3 = \Gamma b_3$ ce qui modifie les équations 5.5 et 5.8 pour donner la matrice

$$[S] = \begin{pmatrix} 0 & -j\Gamma \\ -j\Gamma & 0 \end{pmatrix} \quad (5.9)$$




FIG. 5.6: a) coupleur hybride adapté, b) coupleur hybride avec réflexions aux ports 2 et 3, c) Modulateur six-port

où les ports 2 et 3 ont été éliminés puisque devenus non accessibles et les ports restants renumérotés de 1 à 2. On constate que le port auparavant isolé (4) devient fonction du coefficient Γ . Si l'on applique le même raisonnement pour le six-port en maintenant l'architecture utilisée jusqu'à présent (figure 5.6c), nous obtenons pour le paramètre de transmission entre ce qu'auparavant étaient les deux ports d'entrée

$$S_{61} = \frac{1}{\sqrt{2}}(\Gamma_1 - j\Gamma_2). \quad (5.10)$$

Par l'équation 5.10 on remarque qu'il est possible de générer une modulation de phase en variant les valeurs attribuées aux coefficients de réflexion Γ_1 et Γ_2 et que la forme la plus simple est justement le QPSK, par des valeurs de ± 1 .

L'architecture complète du récepteur incluant le circuit de récupération est illustrée à la figure 5.7. Puisque la simulation du circuit complet est trop complexe pour le logiciel ADS, les résultats présentés ci-dessous visent essentiellement à démontrer qu'il est possible de réaliser une modulation de phase avec le circuit six-port et d'annuler la modulation pour récupérer la porteuse. La jonction SP utilisée pour la simulation est en tout point identique à celle décrite en [14] et modélisée pour le logiciel ADS. La jonction SP discrète à 6 GHz décrite dans ce mémoire pourrait tout aussi bien démontrer le principe mais la version distribuée à 2,45 GHz offre l'avantage de permettre la fabrication d'un prototype à même les installations du Poly-Grames, donc beaucoup plus rapidement.

La première simulation ne concerne que la jonction SP où des commutateurs idéaux contrôlés par paire sont ajoutés aux ports 2 à 5 et permettent de basculer entre les impédances infinies et nulles nécessaires pour générer une modulation QPSK. Le contrôle des commutateurs est assuré directement par deux générateurs de trains de bits dont la séquence peut être décrite implicitement ou de façon pseudo-aléatoire. La source RF est appliquée au port 1 et le signal modulé émane du port 6. La figure 5.8 illustre les quatre états de modulation obtenus ainsi que les variations




FIG. 5.7: Architecture proposée du récepteur

d'amplitudes au niveau de l'entrée et de la sortie. La légère fluctuation de l'amplitude du signal d'entrée est générée par de légères variations de l'adaptation d'entrée selon les coefficients de réflexion appliqués. On observe par contre de fortes variations d'amplitude du signal modulé lors de la transition d'un état de modulation à un autre sur un temps très court. Il est possible que ces variations ne se retrouvent qu'au niveau des simulations et non lors de la réalisation d'un prototype puisqu'elles ne durent que le temps d'un échantillon soit 10 ns pour un temps de symbole de 1 μ s. Ceci devrait être vérifié lors de la réalisation d'un prototype.

La jonction SP utilisée n'a pas été spécifiquement conçue pour opérer au sein d'un modulateur. En conséquence, elle présente certaines anomalies selon la fréquence d'utilisation. Tel qu'illustré à la figure 5.9a, l'amplitude du signal modulé peut varier selon l'état de modulation si la jonction n'est pas utilisée à sa fréquence centrale (environ 2,45 GHz). Il est possible de concevoir la jonction pour minimiser ce type de comportement puisque des simulations réalisées sur la jonction SP discrète démontrent beaucoup moins de variation près de la fréquence centrale. La jonction




FIG. 5.8: Résultats de simulation du modulateur SP théorique : a)variations d'amplitude, b)variations de phase

SP peut également être calibrée pour une fréquence de travail autre que la fréquence centrale en ajustant les coefficients de réflexion à des valeurs autres que ± 1 selon l'état de modulation désiré. La figure 5.9b illustre le comportement en phase typique de la jonction pour une variation de la fréquence soit une rotation de la constellation. Cette rotation est sans effet à condition que les relations de phase soient maintenues et sera compensées par la boucle à verrouillage de phase.




FIG. 5.9: Comportement en fréquence du modulateur SP modélisé : a)variation d'amplitude, b)variation en phase

Le circuit est ensuite modifié pour annuler la modulation. Pour alléger la simulation, la boucle de récupération est considérée verrouillée. Ceci permet de retirer les blocs de décisions, l'élément à délai et le PLL. La figure 5.10 illustre le schéma bloc de la simulation d'enveloppe effectuée. Les données pseudo-aléatoires IQ modulent un signal RF de 2,45 GHz et sont également acheminées au contrôleur Γ pour que celui-ci commande l'état approprié des coefficients de réflexion appliqués à la jonction SP. Le signal RF modulé est appliqué au port 1 du modulateur à jonction SP et le signal de référence brute (avant PLL) émane du port 6.




FIG. 5.10: Schéma de simulation pour la récupération de la porteuse sous ADS

Les figures 5.11 a) et b) représentent les spectres d'entrée et de sortie du modulateur SP. On constate au niveau de la porteuse de référence que la commutation génère des répliques espacées selon le taux de modulation. Une boucle à verrouillage de phase ne sera pas influencée par ces répliques puisqu'elles sont atténuées de plus de 40 dB par rapport à la porteuse récupérée. Par contre, si l'on observe les mêmes données dans le domaine temporel (figures 5.11 c et d), on remarque des variations d'amplitude et de phase du même ordre que celles observées lors de la simulation du modulateur seul. Les variations de phase observées en simulation sont inférieures à

10°. Tel que mentionné précédemment, il n'est pas certain que ces mêmes variations apparaissent au niveau d'un prototype réel. Si par contre on assume leur présence, le bruit de phase ainsi engendré est à l'intérieur de la limite tolérable pour la modulation QPSK puisqu'il n'entraînera pas de changement d'état ($\ll 45^\circ$).

5.4 Réalisation d'un prototype de modulateur six-port QPSK

La première étape pour valider expérimentalement la méthode de récupération de la porteuse proposée est de concevoir un modulateur QPSK suffisamment performant. En raison de contraintes de temps, la version distribuée est utilisée pour la fabrication du prototype puisque le "layout" est disponible et qu'il a déjà été ajusté pour un autre projet. Les résistances variables sont réalisées par quatre diodes PIN MPN7420 de *Metelics* nécessitant un courant de polarisation d'environ 100 mA pour passer d'une résistance de 1,5 K Ω à 1 Ω en 750 ns. La figure 5.12 illustre la caractérisation des diodes. Ces données sont obtenues en utilisant la diode pour établir une connexion à la masse (par l'entremise d'un via) lorsque polarisée positivement. On constate que le module des coefficients de réflexion obtenus est très près des valeurs idéales de ± 1 mais la différence de phase entre les états court-circuit et circuit ouvert est inférieure à 180°. Ceci s'explique par le circuit de caractérisation puisqu'une fine distance sépare le via de la diode. Le circuit de caractérisation des diodes est réalisé sur le même substrat (Duroïd 6010) que le SP. Le contrôle des diodes est effectué par paires par deux circuits distincts mais identiques dont le schéma électrique est illustré à la figure 5.13. Le circuit utilise le transistor de puissance MOSFET (HEXFET) IRFD9110 contrôlé par une de deux bascules NAND, la deuxième servant d'inverseur. Un commutateur manuel permet d'activer l'inversion des données d'entrée provenant du générateur de bits pseudo-aléatoires programmable SMIQ de *Rhode and Shwartz*. Deux potentiomètres permettent de calibrer le courant de polarisation de la diode et le courant de décharge en appliquant une polarisation négative.




FIG. 5.11: Résultats de simulation de la récupération de la porteuse avec modulateur SP : a)spectre d'entrée, b)spectre à la sortie, c)variation d'amplitude à la sortie, d)variation de phase à la sortie




FIG. 5.12: Caractérisation de la diode MPN7420




FIG. 5.13: Circuit de commutation des diodes

La vitesse de commutation n'est pas limitée par le circuit de polarisation, mais plutôt par la diode.

La figure 5.14 illustre le prototype du modulateur à jonction SP en version distribuée identique à celui simulé. Les diodes PIN ont simplement été ajoutées aux ports 2 à 5 de la jonction à la suite d'une forte capacité ($\sim 0 \Omega$ à 2,45 GHz) pour s'assurer que tout le CC circule dans les diodes et éviter qu'il atteigne la source RF. Les diodes sont montées à même les vias pour que les états circuit-ouvert et court-circuit aient un déphasage le plus près possible de 180° . Le courant de polarisation est acheminé

aux paires de diodes par l'intermédiaire d'adaptations papillon pour éviter que le RF atteigne le circuit de polarisation. Les résultats de mesure obtenus du prototype sont




FIG. 5.14: Prototype du modulateur SP à 2,45 GHz en éléments distribués

inadéquats tel que le démontre la figure 5.15. En effet, on observe une forte variation d'amplitude pour un état en particulier et les relations de phase ne sont pas suffisamment maintenues pour générer un signal QPSK. Le modulateur réalisé ne peut donc être utilisé pour générer une modulation QPSK et encore moins pour l'annuler. Une étude de ce dysfonctionnement a révélé que le prototype est très sensible au montage des diodes, plus spécifiquement à la longueur et la qualité des connexions par "wire-bond". La connexion par "wire-bond" ne peut être évitée avec la diode actuelle puisque la version "chip" est la seule disponible. La version "chip" signifie que la diode est construite perpendiculairement au plan du circuit, de façon similaire à une capacité MIM (voir figure 3.1) : la surface métallique inférieure est la cathode alors que la surface métallique supérieure est l'anode. Il est en effet difficile d'obtenir une bonne précision sur la longueur du mince fil d'or avec l'équipement disponible, ce qui provoque des écarts de phase inégaux aux quatre ports de réflexion. La me-




FIG. 5.15: États générés par le prototype : a) Diagramme polaire des états à 2,45 GHz (volt), b) Phase des états en fonction de la fréquence

sure approximative des fils au microscope et la simulation sous ADS des dimensions ainsi obtenues permet de reproduire la figure 5.15 avec très peu d'écart. On peut éviter les connexions par "wire-bond" en utilisant des diodes ou autres dispositifs actifs où toutes les connexions se trouvent sur le plan du circuit. Il serait cependant plus judicieux et plus précis de fabriquer le modulateur en technologie MMIC pour obtenir un plein contrôle et surtout une meilleure répétabilité.

La figure 5.16 illustre l'amélioration des performances qu'il est possible d'atteindre par un assemblage répétable des diodes PIN. On observe une bonne relation de phase et d'amplitude entre les quatre états de modulation. Le débalancement de phase minimum atteint sans aucune calibration est inférieur à $\pm 2^\circ$ et la variation d'amplitude inférieure à 1 dB. Ces résultats sont obtenus par la simulation sous ADS de la jonction SP joint aux diodes par l'entremise de quatre blocs identiques faisant référence aux paramètres S recueillis lors de la caractérisation (mesure) de la diode PIN selon son état de polarisation. De plus, les données de simulation de la jonction SP utilisées sont obtenues par la simulation du circuit imprimé à l'aide du logiciel de simulation de champs électromagnétiques Momentum (ADS) puisque ce dernier

permet souvent un plus grand rapprochement du cas réel. Cette simulation est donc très réaliste.




FIG. 5.16: Correction du problème de fabrication par simulation : a) Diagramme polaire (volt), b) Relations de phase pour un balayage en fréquence

Une recherche bibliographique originalement réalisée dans le but de comparer les performances obtenues à celles d'autres travaux a permis de mettre en évidence les travaux en [3]. L'étude de l'article révèle une architecture du modulateur très similaire à celle décrite dans ce mémoire. En effet, surtout l'appellation du circuit varie puisque l'on ne fait aucunement référence au circuit six-port. L'article fait état de modulateurs intégrés en technologie MMIC sur GaAs opérant à des fréquences de 38 GHz et 60 GHz. Les mesures démontrent un débalancement de phase de $\pm 2^\circ$ et un débalancement d'amplitude de 0,3 dB, tout deux similaires aux résultats obtenus par la simulation réaliste du modulateur à jonction SP. L'article ne se limite pas qu'à la modulation QPSK puisqu'il fait aussi état de résultats pour les modulations beaucoup plus complexes que sont le 16-QAM et le 256-QAM obtenus du même circuit. L'utilisation du circuit six-port pour moduler en phase une porteuse n'est donc pas originale mais l'article appuie fortement la pertinence de la méthode en raison des performances qui y sont rapportées. Ces performances sont justement

suffisantes pour permettre d'annuler efficacement la modulation selon l'architecture proposée dans ce mémoire, soit la technique de la modulation inverse. De plus, l'article démontre que la méthode se prête bien tant aux ondes millimétriques qu'aux micro-ondes.

Évidemment, l'investigation du problème de la récupération de la porteuse par modulation inverse décrite dans ce mémoire est incomplète. La réalisation d'un prototype complet incluant l'ensemble des composants nécessaires permettrait d'éliminer les zones grises telle la présence des variations subites de la phase et de quantifier par des mesures, les performances de l'architecture. Ce travail est très laborieux et n'a pu être réalisé en raison d'un manque de temps pour réaliser un prototype de modulateur SP suffisamment performant.

CONCLUSION

Les travaux présentés dans ce mémoire ont permis d'atteindre l'essentiel des objectifs de conception énoncés en introduction. En effet, les mesures indiquent que le récepteur conçu est opérationnel de 5,6 à 6,1 GHz et couvre donc largement la bande ISM de 5,8 GHz. La jonction six-port est intégrée avec succès en technologie MMIC sur GaAs et son utilisation au sein du récepteur a permis de maintenir les performances préalablement obtenues par les prototypes non-intégrés et de réaliser un taux de transmission maximale d'environ 100 Mb/s, essentiellement limité par le traitement de signal analogique. Le critère de performance utilisé, le taux d'erreur binaire (BER), est également mesuré pour la condition de rotation de la constellation et démontre une augmentation aux environs de 25° pour un plancher d'erreur de 10^{-10} . Les performances du récepteur en présence de bruit blanc sont, par contre, non concluantes en raison des conditions d'opération précaires nécessaires pour générer les résultats. Ces performances pourraient probablement être améliorées en utilisant un bruit blanc de puissance plus élevé.

Une première étape vers la réalisation d'un récepteur à base du six-port sur puce unique est donc franchie avec succès. Il est important de noter que les précédents récepteurs ont été soumis à davantage de conditions de mesure pour illustrer la pertinence de l'utilisation du six-port pour la démodulation QPSK à haut débit. Seulement quelques conditions sont répétées pour le présent récepteur en raison de contraintes de temps mais la correspondance entre les données rapportées laisse croire à des performances très similaires.

Évidemment, il y a place à l'amélioration du circuit intégré. Premièrement, la jonction six-port n'est pas intégrée selon le procédé le plus approprié à sa fréquence d'opération RF principalement en raison de contraintes au niveau du partage de ressources. Il n'y a cependant pas de raison de croire que la réalisation selon cet autre procédé n'affecte la conception au point de rendre le circuit inopérant. Le

circuit MMIC réalisé occupe aussi une surface importante. Pour ce premier prototype, l'utilisation inefficace de la surface est justifiée pour éliminer les effets de couplage et maintenir la correspondance avec les données de mesure des inductances de sorte à augmenter le degré de confiance en vue de l'obtention d'un circuit opérationnel. Cette inefficacité devrait être considérablement réduite en révisant le dessin ("layout") des prototypes subséquents pour réduire au maximum les coûts de fabrication, par exemple, en diminuant la longueur des lignes d'accès des inductances ou en entrecroisant des éléments. Le six-port fabriqué est entièrement passif et l'utilisation de transistors est évitée volontairement. Le niveau de confiance face à la fonderie ayant considérablement augmenté suite aux résultats obtenus, une révision de l'architecture en incluant des composants actifs pourrait aussi permettre une importante réduction des dimensions.

Nous sommes encore loin d'un récepteur intégré complet à base de circuits six-port. En effet, plusieurs éléments ne sont pas inclus dans la présente étude. Dans un récepteur réel, l'entrée RF du six-port doit être précédée d'un étage d'amplification à faible bruit (LNA) à gain variable puisque le six-port impose une contrainte stricte au niveau de la relation de puissance de ses deux entrées. D'autres prototypes ont démontré une relation moins stricte ne pouvant être répétée pour le présent récepteur en raison de la sensibilité des diodes Schottky utilisées. Une dernière étape nécessaire à l'obtention d'un récepteur sur puce unique serait de réaliser le traitement de signal analogique à même le circuit intégré. Cela pourrait nécessiter la fabrication du circuit selon un procédé utilisant un substrat de SiGe puisqu'il permet d'intégrer à la fois le RF et les fonctionnalités basse fréquence conventionnelles du Si tel les amplificateurs opérationnels, etc.

Un autre élément nécessaire à l'obtention d'un récepteur autonome est le circuit de récupération de la porteuse. La méthode proposée dans ce mémoire vise essentiellement à maintenir les avantages du circuit six-port et permettre également de récupérer la porteuse de modulations de phase plus complexes puisque des tra-

vaux pour la conception d'un récepteur six-port de type logiciel ("soft-receiver") multi-modulation sont présentement en cours au centre de recherche Poly-Grames de l'École Polytechnique de Montréal. L'étude de la méthode de récupération proposée est cependant incomplète. Il serait nécessaire de vérifier les résultats de simulation par la fabrication d'un prototype. Un tel prototype requiert plusieurs modules dont un modulateur vectoriel six-port précis et fiable, un PLL et une ligne à délai variable. La conception et la fabrication de ces circuits en plus du récepteur six-port représentent un travail considérable qu'un seul étudiant aurait du mal à mener à terme selon les délais requis.

Finalement, les travaux décrits dans ce mémoire supposent un canal de communication unique. Or, les systèmes réels utilisent des bandes de communication normalement composées de multiples canaux. Il est donc nécessaire d'avoir la capacité de sélectionner l'un des canaux de la bande et d'éliminer les canaux adjacents. Des travaux sont présentement en cours au Poly-Grames pour permettre la sélection efficace d'un canal par un récepteur numérique fonctionnant selon le principe du six-port.

RÉFÉRENCES

- [1] ABE, M., SASHO, N., BRANKOVIC, V. et KRUPPEZEVIC, D. (2000 octobre). Direct conversion receiver MMIC based on six-port technology. *European Microwave Week 2000 wireless Technologies, Paris*.
- [2] ABIDI, A. A. (1995 décembre). Direct-Conversion Radio Transceivers for Digital Communications. *IEEE Journal Of Solid State Circuits*, 30, p.1399–1410.
- [3] ASHTIANI, A. E., NAM, S., D'ESPON, A., LUCYSZYN, S. et ROBERTSON, I. D. (1998 décembre). Direct Multilevel Carrier Modulation Using Millimeter-Wave Balanced Vector Modulators. *IEEE Trans. Microwave Theory and Tech.(MTT)*, 46, p.2611–2619.
- [4] BAHL, I. et BHARTIA, P. (1988). *Microwave Solid State Circuit Design*. Wiley-Interscience.
- [5] BINGHAM, J. A. C. (1988). *The Theory and Practice of Modem Design*. John Wiley and Sons.
- [6] BRENNAN, P. V. (1996). *Phase-Locked Loops Principles and Practice*. Macmillan.
- [7] DO, G. L. et FEHER, K. (1996 mars). An Ultra-Fast Carrier Recovery Versus Traditional Synchronizers. *IEEE Transactions On Broadcasting*, 42.
- [8] DODO, J., IWAI, S. et KAWAI, K. Computer Simulation of Carrier Recovery Circuit in Microwave PCM-PSK System. Tech. rep., Fujitsu Sci. and Tech. J., (1972).
- [9] ENGEN, G. F. (1977 Décembre). The six-port reflectometer : an alternative network analyzer. *IEEE Transactions on Microwave Theory and Techniques*, MTT-25, 1075.
- [10] FEHER, K. (1987). *Advanced Digital Communications : Systems and signal processing techniques*. Prentice Hall.

- [11] FEHER, K. (1995). *Wireless Digital Communications Modulation and Spread Spectrum Applications*. Prentice Hall PTR, Upper Saddle River, New Jersey.
- [12] FITZ, M. P. (1991 novembre). Equivocation in Nonlinear Digital Carrier Synchronizers. *IEEE Transactions On Communications*, 39.
- [13] GAGNÉ, J.-F. Conception d'un récepteur à conversion directe avec structure planaire six-port. Master's thesis, École Polytechnique de Montréal, (2001 novembre).
- [14] GAGNE, J. F., GAUTHIER, J. et BOSISIO, R. G. (2001 mai). High Speed Low Cost Architecture of Direct Conversion Digital Receiver. *International Microwave Symposium, Phoenix, Arizona*.
- [15] GHANNOUCHI, F. M. et BOSISIO, R. G. (1988 août). The six-port reflectometer and its complete calibration by four standard terminations. *IEEE Proceedings*, 135, p.285–288.
- [16] GHANNOUCHI, F. M. et BOSISIO, R. G. (1990). A millimeter wave (18–40 GHz) coaxial and homodyne vector network analyzer. *CPEM '90 Digest. Conference on Precision Electromagnetic Measurements*, p.55–56.
- [17] GHANNOUCHI, F. M. et BOSISIO, R. G. (1992 décembre). An automated millimeter-wave active load-pull measurement system based on six-port techniques. *IEEE Trans. on Instrumentation and Measurement*, 41, p.957–962.
- [18] GONZALEZ, G. (1997). *Microwave transistor amplifiers analysis and design*. Prentice Hall.
- [19] GREENHOUSE, H. M. (1974 juin). Design of Planar Rectangular Microelectronic Inductors. *Transactions on Parts, Hybrids, and Packaging*, PHP-10, p.102–109.
- [20] HINDSON, D., HUANG, X., DE LÉSELEUC, M. et CARON, M. (1998 novembre). Preliminary Performance Measurements On a 20 GHz Five-Port Direct

- Receiver. *Fourth Ka Band Utilization Conference Proceedings, Venice*, p.449–455.
- [21] HULL, C. D., THAM, J. L. et CHU, R. R. (1996 décembre). A Direct Conversion Receiver for 900MHz (ISM Band) Spread-Spectrum Digital Cordless Telephone. *IEEE Journal of Solid-State Circuits*, 31.
- [22] HYRYLÄINEN, J. et BOGOD, L. (2001 décembre). Six Port Direct Conversion Receiver. *European Microwave Conference Proceedings*, p.341–347.
- [23] HYYRYLÄINEN, J., BOGOD, L., KANGASMAA, S., SCHECK, H.-O. et YLÄMURTO, T. (1997 septembre). Six-port direct conversion receiver. *27th European Microwave Proceedings, Jerusalem*, part 1.
- [24] KIRMSE, K. H. R., GUPTA, R. K., ASSAL, F. T. et KROLL, R. T. (1992 juin). Miniaturized Reverse Modulation Loop of a CQPSK 120 Mbit/s Modem for Spacecraft Applications. *IEEE Trans. Microwave Theory and Tech.(MTT)*, 40, p.1165–1170.
- [25] LAINÉ, F. Étude d'une jonction six-port et conception du décodeur d'un récepteur homodyne. Projet de fin d'étude ele4196 et ele4199, École Polytechnique de Montréal, (2002 hiver).
- [26] LI, J., BOSISIO, R. G. et WU, K. (1994 mai). A six-port direct digital millimeter wave receiver. *IEEE MTT Symposium Digest, San Diego*, 3, p.1659–1662.
- [27] LI, J., BOSISIO, R. G. et WU, K. (1995 décembre). Computer and Measurement Simulation of a New Digital Receiver Operating Directly at Millimeter-Wave Frequencies. *IEEE Transactions On Microwave Theory and Techniques*, 43, p.2766–2772.
- [28] LI, S. H. (1982). Automatic Analysis of Two Port Active Microwave Network. *IEEE Electronic Letters*, 18, p.1033–1034.
- [29] MARSAN, E., BREHM, G., WU, K. et BOSISIO, R. (2002 31 juillet-2 août). C-Band Direct Digital Receiver MMIC. *ANTEM 2002 Symposium on Antenna*

- Technology and Applied Electromagnetics (Conference Proceedings), St-Hubert, Quebec, Canada*, p.421–424.
- [30] MARSAN, E., SCHIEL, J.-C., BREHM, G., WU, K. et BOSISIO, R. (2002 11-14 août). High Speed Carrier Recovery Suitable for Direct Digital QPSK Transceivers. *RAWCON 2002, Conference Proceedings, Boston, Massachusetts*, p.87–90.
 - [31] MASS, S. A. (1998). *Non-linear microwave circuits*. Artech House.
 - [32] MEYR, H. et SUBRAMANIAN, R. (1995 janvier). Advanced Digital Receiver Principles and Technologies for PCS. *IEEE Communications Magazine*, p.68–78.
 - [33] MIREUX, O., BRAULT, J.-J. et BOSISIO, R. G. (2001). A Bayesian Network (BN) decoder for Direct Conversion Microwave and Millimeter Wave Six Port Receivers (SPR). *Microwave and Optical Technology Letters*, 30, p.33–38.
 - [34] PALMER, L. C., RHODES, S. A. et LEBOWITZ, S. H. (1980 août). Synchronization for QPSK Transmission via Communications Satellites. *IEEE Transactions on communications*, 28, p.1302–1313.
 - [35] POZAR, D. M. (1998). *Microwave engineering*. John Wiley and Sons.
 - [36] PROAKIS, J. G. (1995). *Digital Communications*. McGraw-Hill.
 - [37] RAZAVI, B. (1997 juin). Design Considerations for Direct-Conversion Receivers. *IEEE Transactions on Circuits and Systems-II : Analog and Digital Signal Processing*, 44.
 - [38] ROHDE, U. L., WHITAKER, J. et BUCHER, T. T. N. (1996). *Communications Receivers*. McGraw-Hill.
 - [39] SCHIEL, J., TATU, S., WU, K. et BOSISIO, R. (2002 Juin). Six-port Direct Digital Receiver (SPDR) and Standard Direct Digital Receiver (SDR) Results for QPSK Modulation at High Speeds. *IMS2002 Conference Proceedings, Seattle*, 2, pp.931–934.

- [40] SMITH, D. R. (1993). *Digital Transmission System*. Chapman and Hall, New York, NY.
- [41] STIFFLER, J. J. (1971). *Theory of Synchronous Communications*. Prentice-Hall, Eaglewood Cliffs, New Jersey.
- [42] STREMLER, F. G. (1992). *Introduction to Communication Systems*. Addison Wesley.
- [43] TATU, S. O., MOLDOVAN, E., WU, K. et BOSISIO, R. G. (2001 décembre). A new direct millimeter wave six-port receiver. *IEEE Transactions On Microwave Theory and Techniques*, 49, p.2517–2522.
- [44] VISAN, T., BEAUVAIS, J. et BOSISIO, R. G. (2000). New Phase and Gain Imbalance Correction Algorithm for Six Port Based Direct Digital Millimetric Receivers. *Microwave and Optical Technology Letters*, 27, p.432–438.
- [45] VITERBI, A. J. (1966). *Principles of Coherent Communication*. McGraw-Hill, New York.
- [46] VOGEL, R. W. (1992 février). Analysis and Design of Lumped- and -Lumped-Distributed-Element Directional Couplers for MIC and MMIC Applications. *IEEE Transactions On Microwave Theory and Techniques*, 40, p.253–262.
- [47] VOUDOURIS, K. et NORAS, J. M. (1993 septembre). Effects of Amplitude, Phase and Frequency Imperfections on the Performance of a Direct Conversion Receiver (DCR) for Personal Communication Systems. *IEEE Microwave and Guided Wave Letters*, 3.
- [48] XU, Y. et BOSISIO, R. G. (1998 septembre). Effects of Local Oscillator Leakage in Digital Millimetric Six-Port Receivers (SPRs). *Microwave and Optical Technology Letters*, 19, p.27–34.
- [49] XU, Y. et BOSISIO, R. G. (1998 avril). On the Nonlinear Interference Effect of Six-Port Digital Millimetric Receiver and Its Suppression. *Microwave and Optical Technology Letters*, 17, p.386–394.

- [50] XU, Y. et BOSISIO, R. G. (1999 septembre). Four-Port Digital Millimetric Six-Port Receivers (FP/DMR). *Microwave and Optical Technology Letters*, 22, p.350–355.
- [51] XU, Y., GAUTHIER, J. et BOSISIO, R. G. (2000 juin). Six-Port Digital Receivers : A New Design Approach. *Microwave and Optical Technology Letters*, 25, p.356–360.
- [52] ZIEMER, R. E. et PETERSON, R. L. (1985). *Digital Communication and Spread Spectrum Systems*. Macmillan, New York.
- [53] ZIEMER, R. E. et PETERSON, R. L. (1992). *Introduction to Digital Communication*. Macmillan Publishing Compagny.